Reducing the Computational Cost Scaling of Tensor Network Algorithms via Field-Programmable Gate Array Parallelism
تقترح هذه الورقة تصميماً لشبكة تنسور متوازية دقيقة التفاصيل تستخدم مصفوفات البوابات المنطقية القابلة للبرمجة (FPGAs) واستراتيجية تقسيم رباعي البلاطات لتقليل تكلفة الحوسبة المتزايدة لخوارزميات iTEBD وHOTRG بشكل جذري من إلى ومن إلى على التوالي، مما يوفر حلاً عتادياً قابلاً للتوسع للحسابات الكمومية متعددة الأجسام واسعة النطاق.