Scalable 3D silicon nitride photonic interposer for high-density optical interconnects

Die Studie stellt einen kompakten, skalierbaren 3D-Siliziumnitrid-Photonic-Interposer vor, der durch einen global optimierten Routing-Ansatz mit zwei Ebenen die Anzahl der Kreuzungen und den durchschnittlichen Wellenleiterverlust im Vergleich zu rein planaren Designs signifikant reduziert und so eine voll vernetzte 12-Knoten-Optik für energieeffiziente Hochleistungsrechnersysteme ermöglicht.

Das Wesentliche

Titel: Der dreidimensionale Autobahn-Plan für Computer-Chips

Stellen Sie sich vor, ein moderner Computer ist wie eine riesige, geschäftige Stadt. Die einzelnen Rechenkerne (die „Bürger" der Stadt) müssen ständig Informationen austauschen. Früher geschah dies über elektrische Leitungen auf dem Chip – ähnlich wie alte, schmale Kopfsteinpflasterstraßen. Wenn die Stadt wächst (mehr Rechenleistung), werden diese Straßen zu Engpässen: Der Verkehr stockt, die Energie für den Transport steigt ins Unermessliche und die Hitze wird unerträglich.

Die Wissenschaftler aus Hongkong haben nun eine geniale Lösung vorgeschlagen: Eine dreidimensionale Licht-Autobahn.

Hier ist die Erklärung, wie das funktioniert, ohne technisches Fachchinesisch:

1. Das Problem: Der „Flur-Verkehr"

Stellen Sie sich vor, Sie müssten in einem flachen Bürogebäude (dem Chip) jeden einzelnen Mitarbeiter mit jedem anderen verbinden. Wenn Sie das auf einer einzigen Ebene (dem Boden) tun wollen, müssen Sie unzählige Kabel über den Boden legen.

• Das Chaos: Je mehr Mitarbeiter es gibt, desto mehr Kabel müssen sich kreuzen.
• Der Nachteil: An jeder Kreuzung entsteht ein „Stau" (Verlust). Die Signale werden schwächer, je mehr Kreuzungen sie passieren. Bei 12 Knotenpunkten (Mitarbeitern) auf einer Ebene wären es fast 500 Kreuzungen! Das ist wie ein riesiger Stau auf einer einzigen Ebene.

2. Die Lösung: Der dreidimensionale Turm

Die Forscher haben sich etwas Cleveres überlegt: Warum nicht eine zweite Etage bauen?
Statt alles auf den Boden zu legen, nutzen sie zwei Ebenen (Layer 0 und Layer 1), die durch eine dünne Glasschicht voneinander getrennt sind.

• Der Trick: Wenn zwei Lichtwege sich kreuzen müssten, geht einer einfach „über" den anderen, statt sie zu kreuzen.
• Die Brücke: Um von der ersten Etage in die zweite zu kommen, nutzen sie spezielle „Rampen" (Taper), die das Licht sanft hoch- oder runterleiten, ohne dass es verloren geht.

3. Der Super-Planer (Der Algorithmus)

Wie legt man nun die besten Straßen an, damit niemand im Stau steht? Die Forscher haben einen digitalen Architekten (einen Algorithmus namens „Generalized Simulated Annealing") eingesetzt.

• Die Analogie: Stellen Sie sich vor, Sie versuchen, 12 Freunde so in einem Raum anzuordnen, dass alle sich gegenseitig sehen können, ohne sich zu berühren. Der Computer hat Millionen von Möglichkeiten durchprobiert – wie ein geschickter Stadtplaner, der den perfekten Fluss findet.
• Das Ergebnis: Der Computer hat einen Plan erstellt, bei dem die Anzahl der Kreuzungen von 495 auf nur noch 150 gesunken ist. Das ist ein Rückgang von fast 70%! Und das Beste: Sie haben sogar eine theoretische Grenze für flache Pläne gebrochen, die man für unmöglich hielt.

4. Das Material: Der unsichtbare Glas-Teppich

Das Herzstück ist ein Material namens Siliziumnitrid (SiN).

• Warum das Material? Stellen Sie sich vor, die Lichtsignale sind wie unsichtbare Bälle, die über einen Teppich rollen. Bei alten Materialien (wie Polymer) war der Teppich rau und die Balle verloren viel Energie. Bei Glas war der Teppich zwar glatt, aber die Kurven waren so weit, dass man riesige Hallen brauchte.
• Siliziumnitrid ist wie ein perfekter, glatter Seiden-Teppich, auf dem die Licht-Bälle extrem schnell und mit kaum Verlusten rollen können. Zudem ist es klein genug, um auf einem winzigen Chip (so groß wie ein kleiner Nagel) zu passen.

5. Das Ergebnis: Schneller, kühler, effizienter

In ihrem Experiment haben die Forscher einen echten Chip gebaut und getestet.

• Der Gewinn: Die Lichtsignale verloren auf ihrem Weg 45 % weniger Energie als bei der alten, flachen Methode.
• Die Bedeutung: Das bedeutet, dass Computer in Zukunft schneller Daten austauschen können, ohne so viel Strom zu verbrauchen und ohne so heiß zu werden. Das ist entscheidend für die nächste Generation von Künstlicher Intelligenz (KI) und Supercomputern.

Zusammenfassung in einem Satz

Die Forscher haben einen Chip entwickelt, der Lichtsignale nicht mehr auf einer einzigen, überfüllten Ebene transportiert, sondern sie auf zwei Ebenen verteilt und über Brücken leitet – ähnlich wie ein mehrstöckiges Parkhaus, das Staus vermeidet und den Verkehr flüssiger macht.

Dieser „3D-Photonen-Interposer" ist ein wichtiger Schritt hin zu Computern, die so leistungsfähig sind, dass sie die wachsenden Anforderungen der KI-Branche bewältigen können, ohne dabei zu überhitzen oder den Stromzähler explodieren zu lassen.

Technische Zusammenfassung

Problemstellung

Moderne Rechenlasten, insbesondere im Bereich Künstlicher Intelligenz (KI) und High-Performance Computing (HPC), erfordern extrem energieeffiziente und hochbandbreite Datenverbindungen. Herkömmliche elektrische Verbindungen stoßen an physikalische Grenzen, was zu einem Engpass bei der Systemleistung und dem Energieverbrauch führt.

• Limitierungen bestehender Lösungen: Co-Packaged Optics (CPO) verkürzt zwar elektrische Pfade, stößt jedoch bei der Skalierung auf Probleme: Die Notwendigkeit einer großen Anzahl von Fasern erhöht die Kosten und Komplexität, und die Dichte an der Chipkante begrenzt die maximale Anzahl der Verbindungen.
• Herausforderungen bei photonischen Interposern: Bisherige Ansätze nutzen oft planare (einschichtige) Routing-Strukturen auf Materialien wie Polymer oder Glas.
  • Polymere: Haben moderate Verluste (~0,4 dB/cm), was bei langen Verbindungen problematisch ist.
  • Glas: Bietet sehr niedrige Verluste, erfordert aber große Biegeradien, was die Packungsdichte einschränkt.
  • Planares Routing: Das Hauptproblem ist die rapide Zunahme unvermeidbarer Kreuzungen innerhalb derselben Ebene (Intralayer Crossings). Für ein vollständig vernetztes Netzwerk mit $k$ Knoten skaliert die Gesamtzahl der Kreuzungen mit $k^4$. Jede dieser Kreuzungen führt zu signifikanten Signalverlusten und Übersprechen, was das Verlustbudget (Loss Budget) stark belastet.

Methodik

Die Autoren stellen einen kompakten, skalierbaren 3D-Photonic-Interposer auf Basis von Siliziumnitrid (SiN) vor, der zwei Routing-Ebenen (Layer 0 und Layer 1) nutzt.

1. Materialplattform: SiN wird aufgrund seiner breiten Transparenz, des niedrigen thermo-optischen Koeffizienten und der CMOS-kompatiblen Fertigung gewählt.
2. 3D-Routing-Strategie: Anstatt alle Wellenleiter auf einer Ebene zu halten, werden Verbindungen vertikal zwischen zwei Schichten umgeleitet.
   • Vorteil: Hohe Verluste durch intralayer-Kreuzungen werden durch deutlich verlustärmere interlayer-Kreuzungen (Schichtübergänge) ersetzt. In dieser Arbeit sind interlayer-Kreuzungen etwa 100-mal verlustärmer als intralayer-Kreuzungen.
3. Optimierungsalgorithmus: Die Zuordnung der Wellenleiter zu den Schichten wird durch einen generalisierten Simulated-Annealing-Algorithmus (GSA) optimiert.
   • Das Ziel ist die Minimierung der durchschnittlichen On-Chip-Interconnect-Verluste (ICL).
   • Der Algorithmus findet eine globale optimale Konfiguration, die die Anzahl der Kreuzungen drastisch reduziert.
4. Fertigung: Der Prototyp wurde auf einem 7,4 mm × 7,4 mm Die mit einer dualen PECVD-SiN-Schichtstruktur hergestellt (zwei 400 nm SiN-Schichten, getrennt durch 1 µm SiO₂). Der Prozess umfasst Stress-Release-Muster (SRP) und Hochtemperatur-Annealing zur Verlustminimierung. Interlayer-Übergänge werden durch inverse Taper realisiert.

Hauptbeiträge

• Prototyp eines 12-Knoten-Netzwerks: Demonstration eines vollständig vernetzten optischen Netzwerks mit 12 Knoten auf einem dualen SiN-Chip.
• Durchbruch bei der Kreuzungsreduktion: Die 3D-Architektur reduziert die Gesamtzahl der intralayer-Kreuzungen von 495 (bei rein planarem Routing) auf 150. Dies entspricht einer Reduktion von 69,7 % und liegt sogar unter dem theoretischen unteren Grenzwert von 153 für rein planare Interconnects.
• Skalierbarkeit und Symmetrie: Das Design weist eine inhärente Rotationssymmetrie auf (Layer 1 ist eine 90°-Rotation von Layer 0), was die Skalierung auf höhere Knotenzahlen und zusätzliche Schichten erleichtert.
• Verlustminimierung: Durch den Wechsel von hochverlustbehafteten Kreuzungen zu verlustarmen Schichtübergängen wird die durchschnittliche Dämpfung pro Wellenleiter signifikant gesenkt.

Ergebnisse

Die experimentellen Messungen am fertigen Chip bestätigen die theoretischen Vorhersagen:

• Verluste der Komponenten:
  • Intralayer-Kreuzung (Layer 0): 0,123 dB; (Layer 1): 0,169 dB.
  • Interlayer-Kreuzung: 0,001 dB (nahezu verlustfrei).
  • Interlayer-Taper: 0,360 dB.
  • Wellenleiter-Ausbreitungsverlust: 0,038 dB/cm.
• Gesamtverluste (On-Chip ICL):
  • Der gemessene durchschnittliche Verlust pro Wellenleiter im 3D-Design beträgt 2,69 dB.
  • Im Vergleich zum vorhergesagten Durchschnittsverlust eines planaren Designs (4,96 dB) ergibt sich eine experimentelle Reduktion von 45,8 %.
  • Der Wert liegt zwar über dem idealisierten 3D-Vorhersagewert (1,92 dB), was auf Fertigungstoleranzen (z. B. ungleichmäßige Kopplungsverluste an den Rändern) zurückzuführen ist, übertrifft aber das planare Baseline-Design deutlich.
• Verteilung: Die Verlustverteilung ist relativ gleichmäßig, wobei einige spezifische Links aufgrund von Fertigungsabweichungen an den Chiprändern höhere Verluste aufweisen.

Bedeutung und Ausblick

Diese Arbeit liefert einen skalierbaren Lösungsansatz für die zukünftigen Anforderungen an photonische Interconnects in Rechenzentren und KI-Clustern.

• Überwindung topologischer Grenzen: Die 3D-Architektur umgeht die fundamentalen Beschränkungen planarer Routing-Strategien, die bei steigender Knotenzahl exponentiell mehr Kreuzungen erfordern.
• Energieeffizienz und Skalierung: Durch die drastische Reduktion der Verluste und die Möglichkeit, weitere Schichten hinzuzufügen, ermöglicht dieser Ansatz dichtere, verlustärmere und energieeffizientere optische Verbindungen.
• Zukunftspotenzial: Die Technologie ist auf andere Wellenlängen, größere räumliche Skalen und höhere Knotenzahlen erweiterbar. Mit weiterer Optimierung der Fertigungsprozesse wird eine Annäherung an die theoretischen Verlustgrenzen erwartet, was einen entscheidenden Schritt zur Lösung des „Memory Wall"-Problems in modernen Computern darstellt.