Lyra: A Hardware-Accelerated RISC-V Verification Framework with Generative Model-Based Processor Fuzzing

이 논문은 하드웨어 가속과 ISA 인식 생성 모델을 결합하여 RISC-V 프로세서 검증의 병목 현상을 해결하고, 기존 소프트웨어 퍼징 대비 최대 3,343 배의 검증 속도 향상과 더 높은 커버리지를 달성하는 'Lyra' 프레임워크를 제안합니다.

핵심

🏭 비유: 거대한 공장의 품질 검사

컴퓨터 칩을 만드는 것은 거대한 공장에서 새로운 자동차를 조립하는 것과 같습니다. 이 자동차가 고장 없이 잘 달릴 수 있는지 확인하려면, 공장에서 수만 대의 자동차를 만들어서 다양한 도로 상황 (비, 눈, 급커브 등) 에서 시험 주행해야 합니다.

기존의 방식과 리브라의 방식은 다음과 같이 다릅니다.

1. 기존 방식의 문제점 (느리고 멍청한 검사)

• 소프트웨어 시뮬레이션 (매우 느림): 과거에는 이 시험 주행을 컴퓨터 프로그램으로만 했습니다. 마치 실제 차를 타지 않고, 컴퓨터 화면 속의 가상의 차를 아주 천천히 움직여보는 것과 같습니다. 실제 차를 타는 것보다 수천 배나 느려서, 모든 상황을 다 테스트하려면 몇 달이 걸립니다.
• 무작위 테스트 (멍청함): 검사관들이 "어디로 갈까?"라고 생각 없이 무작위로 핸들을 돌리는 방식입니다. (예: "왼쪽으로 3 번, 오른쪽으로 1 번") 이렇게 하면 평범한 길은 잘 가지만, 정말 위험한 구석진 곳 (버그) 을 발견하기는 매우 어렵습니다.

2. 리브라 (Lyra) 의 혁신 (똑똑한 AI + 초고속 트랙)

리브라는 두 가지 핵심 기술을 합쳐서 이 문제를 해결했습니다.

A. "리브라젠 (LyraGen)"이라는 똑똑한 AI 검사관

• 무작위가 아닌, 전문가의 눈: 기존 검사관들이 무작위로 핸들을 돌렸다면, 리브라의 AI 는 **수만 번의 시험 주행 데이터를 학습한 '프로 레이서'**입니다.
• 비유: 이 AI 는 "이런 상황에서 저렇게 핸들을 돌리면 엔진이 과열될 수 있어"라고 이해하고 있습니다. 그래서 단순히 무작위로 돌리는 게 아니라, 가장 위험할 것 같은 구석진 길 (버그가 숨어있는 곳) 을 정확히 찾아갑니다.
• 결과: 쓸데없는 길을 돌아다니지 않고, 중요한 곳만 빠르게 체크하므로 훨씬 적은 노력으로 더 많은 문제를 찾아냅니다.

B. FPGA (실제 하드웨어) 가속기

• 가상 현실이 아닌, 실제 트랙: 리브라는 컴퓨터 프로그램 (소프트웨어) 으로 차를 움직이는 게 아니라, **실제 전용 트랙 (FPGA 하드웨어)**을 사용합니다.
• 비유: 컴퓨터 화면 속의 가상의 차를 움직이는 대신, 실제 자동차를 100km/h 로 달리는 실제 트랙을 사용합니다.
• 결과: 기존 방식보다 수천 배 (최대 3,343 배) 더 빠르게 시험 주행을 끝낼 수 있습니다.

---

🚀 리브라가 어떻게 작동할까요? (3 단계 과정)

1. 학습 단계 (교육):

   • 먼저 AI(리브라젠) 를 훈련시킵니다. 수만 번의 테스트 데이터를 주고 "이런 명령을 내리면 이런 결과가 나왔다"라고 가르칩니다. AI 는 이제 명령어와 결과 사이의 관계를 완벽하게 이해하게 됩니다.

2. 생성 단계 (명령어 만들기):

   • 훈련을 마친 AI 가 새로운 테스트 명령어들을 만듭니다. 이때 무작위가 아니라, 가장 발견하기 어려운 버그를 찾을 수 있는 '지능적인' 명령어를 만들어냅니다.

3. 실행 및 검사 (실제 주행):

   • 만들어진 명령어는 FPGA 라는 초고속 하드웨어에 바로 투입됩니다.
   • 동시에 '참고 모델 (정답지)'과 비교하며, 명령어가 제대로 실행되었는지 실시간으로 확인합니다.
   • 만약 명령어가 틀리거나 메모리 주소가 잘못되면, AI 가 바로 수정해서 다시 보냅니다.

---

🌟 리브라의 성과 (왜 중요한가요?)

이 논문의 실험 결과, 리브라는 기존 최고의 기술들보다 다음과 같은 압도적인 성과를 냈습니다.

• 더 많은 발견: 기존 방식보다 1.27 배 더 많은 숨겨진 버그 (결함) 를 찾아냈습니다.
• 엄청난 속도: 검증 작업이 최대 3,343 배 더 빨라졌습니다. (예: 몇 달 걸리던 일이 몇 시간 만에 끝남)
• 더 쉬운 수렴: 버그를 찾을수록 난이도가 올라가는데, 리브라는 그 난이도가 다른 방식보다 훨씬 낮았습니다. 즉, 끝까지 빠르게 도달할 수 있습니다.

💡 한 줄 요약

"리브라는 '컴퓨터 시뮬레이션'이라는 느린 말 타기 대신, '실제 트랙'을 달리는 초고속 자동차를 타고, '무작위 운전' 대신 '프로 레이서 AI'가 운전해서, 칩의 결함을 찾아내는 시간을 몇 달에서 몇 시간으로 줄인 혁신적인 기술입니다."

이 기술은 앞으로 더 복잡해지고 빠르게 발전하는 인공지능 칩이나 스마트폰 프로세서들이 안전하게 출시될 수 있도록 도와줄 것입니다.

기술 요약

1. 문제 정의 (Problem Statement)

프로세서 설계의 복잡도가 증가함에 따라 칩 개발 주기의 약 70% 가 검증 (Verification) 에 소요되고 있습니다. 기존 검증 방법론은 다음과 같은 두 가지 주요 병목 현상에 직면해 있습니다.

• 소프트웨어 시뮬레이션의 낮은 성능: 기존 검증 흐름은 자극 생성, DUT(검증 대상 설계) 및 참조 모델 실행, 커버리지 수집 등 모든 단계를 소프트웨어 (CPU) 에서 수행합니다. 이로 인해 시뮬레이션 속도가 매우 느려 (보통 수십 kHz 수준) 검증 비용이 기하급수적으로 증가합니다.
• 기존 Fuzzer 의 의미론적 무지 (Semantic Blindness): 최근 연구에서 소프트웨어 Fuzzing 기법을 도입했으나, 기존 Fuzzer 는 비트 플립 (bit flip) 과 같은 단순한 무작위 변형에 의존합니다. 이는 명령어의 의미론 (ISA semantics) 을 이해하지 못하므로, 복잡한 corner case 를 유발하는 논리적으로 정밀하고 의미 있는 명령어 시퀀스를 생성하기 어렵습니다. 결과적으로 커버리지 수렴 속도가 느리고 검증 효율성이 낮습니다.

2. 제안 방법론 (Methodology: Lyra Framework)

저자들은 Lyra라는 이질적 (Heterogeneous) RISC-V 검증 프레임워크를 제안합니다. 이는 FPGA 기반의 하드웨어 가속과 **ISA 인지형 생성 모델 (Generative Model)**을 결합하여 문제를 해결합니다.

A. 하드웨어 아키텍처 (FPGA 가속)

• 이중 실행 환경: 하나의 FPGA SoC 내에 DUT(프로그램 가능 논리, PL) 와 참조 모델 (하드웨어화된 ARM 프로세서) 을 동시에 배치합니다.
• 동기식 차등 검사 (Differential Checking): 명령어 수준에서 DUT 와 참조 모델의 실행 결과를 실시간으로 비교하여 오류를 감지합니다.
• 하드웨어 커버리지 수집: 소프트웨어 시뮬레이터 (VCS 등) 를 거치지 않고, FPGA 내부에서 직접 레지스터 기반 커버리지 (Register Coverage) 데이터를 수집합니다.

B. LyraGen (ISA 인지형 생성 모델)

• 도메인 특화 생성 모델: 1 억 2 천 5 백만 파라미터 (OPT-125M 기반) 의 생성 모델인 LyraGen을 훈련시켜 고품질의 RISC-V 명령어 스트림을 생성합니다.
• 명령어 토큰화 (Tokenization): RISC-V 명령어를 Opcode, Funct3, 레지스터, 즉시값 (Immediate) 등 필드 단위로 분해하여 토큰 시퀀스로 인코딩합니다. 이를 통해 모델이 명령어의 구조적 패턴과 의미론을 학습하도록 합니다.
• 지도 학습 (Supervised Learning): 강화 학습이 아닌, <명령어, 커버리지> 쌍으로 구성된 데이터셋을 통해 지도 학습을 수행합니다. 모델은 특정 커버리지 상태를 달성하는 데 효과적인 명령어를 생성하도록 학습됩니다.

C. 검증 루프 및 후처리

• 명령어 합법성 검사 (Legality Checker): 생성된 토큰 시퀀스를 RISC-V 사양에 맞게 재구성하고, 유효하지 않은 명령어는 수정하거나 폐기합니다.
• 주소 보정 (Address Correction): 메모리 접근 명령어의 주소가 범위를 벗어나거나 정렬되지 않은 경우, ISA 에뮬레이터를 통해 주소를 보정하여 예외 발생을 방지합니다.
• 피드백 루프: FPGA 에서 수집된 커버리지 데이터를 LyraGen 에 피드백하여 다음 명령어 생성을 유도합니다.

3. 주요 기여 (Key Contributions)

1. 최초의 이질적 검증 프레임워크: GPU-CPU-FPGA 를 활용한 동시 검증 프레임워크를 설계했습니다. 테스트 실행, 차등 검사, 커버리지 수집을 하드웨어로 오프로딩하고, 자극 생성에는 생성 모델을 활용합니다.
2. LyraGen 모델 개발: RISC-V 명령어 토큰화 방식과 커버리지 조건부 지도 학습을 통해, 의미론적으로 풍부하고 커버리지 수렴을 가속화하는 명령어 시퀀스를 생성하는 도메인 특화 모델을 개발했습니다.
3. 실증적 성능 입증: 기존 최첨단 (SOTA) 소프트웨어 Fuzzer 대비 커버리지는 최대 1.27 배, 전체 검증 속도는 최대 107 배 ~ 3,343 배 향상되었으며, 커버리지 수렴 난이도 (DCV) 가 지속적으로 낮음을 입증했습니다.

4. 실험 결과 (Results)

실험은 오픈소스 RISC-V 프로세서인 RocketCore를 DUT 로 사용하여 수행되었습니다. 비교 대상은 DifuzzRTL과 Cascade입니다.

• 커버리지 수렴 성능:
  • 100 만 개 명령어 실행 시, Lyra 는 40,738 개의 커버리지 포인트를 달성하여 Cascade(33,610) 보다 1.21 배, DifuzzRTL(21,030) 보다 1.94 배 높은 커버리지를 기록했습니다.
  • 800 만 개 명령어 시점에서도 Lyra 는 기존 방법론보다 1.11~1.27 배 높은 커버리지를 유지했습니다.
• 종단 간 (End-to-End) 성능:
  • 40,000 개 커버리지 포인트 도달 시간: Lyra 는 115.2 초가 소요된 반면, Cascade 는 6,610.9 초, DifuzzRTL 은 207,048.2 초가 소요되었습니다.
  • 속도 향상: Cascade 대비 57.4 배, DifuzzRTL 대비 1,797.3 배 빠른 성능을 보였습니다. (FP16 정밀도 적용 시 Cascade 대비 106.8 배, DifuzzRTL 대비 3,342.9 배 속도 향상).
• 처리량 (Throughput):
  • Lyra(FP16) 는 초당 약 11,990 개의 명령어를 처리하여 Cascade(1,385) 와 DifuzzRTL(133) 대비 각각 8.65 배, 89.5 배의 처리량 향상을 보였습니다.
• 수렴 난이도 (Convergence Difficulty):
  • 커버리지 증가에 따른 추가 명령어 필요량 (DCV) 을 측정했을 때, Lyra 는 40K 커버리지 도달 시 DCV 값이 291.5 로, Cascade(2,947) 와 DifuzzRTL(5,607) 에 비해 훨씬 낮은 난이도를 보여주어 복잡한 상태 도달 능력이 우수함을 입증했습니다.

5. 의의 및 결론 (Significance)

이 논문은 하드웨어 검증 분야에서 **생성형 AI(Generative AI)**와 **하드웨어 가속 (FPGA)**의 시너지를 성공적으로 입증했습니다.

• 지적 자극 생성: 무작위 변형에 의존하던 기존 Fuzzing 의 한계를 넘어, ISA 의미론을 이해하는 생성 모델을 통해 고품질 테스트 케이스를 자동 생성함으로써 검증 효율성을 극대화했습니다.
• 하드웨어 가속의 필수성: 소프트웨어 시뮬레이션의 병목 현상을 FPGA 기반의 병렬 실행과 차등 검사를 통해 해결하여, 검증 시간을 수천 배 단축했습니다.
• 미래 지향적 접근: 오픈소스 RISC-V 생태계의 급속한 발전에 맞춰, 복잡해지는 프로세서 설계를 빠르고 정확하게 검증할 수 있는 새로운 패러다임을 제시했습니다.

결론적으로 Lyra 는 기존 검증 방법론의 성능과 효과성 한계를 극복하고, 차세대 프로세서 검증의 표준으로 자리 잡을 수 있는 강력한 솔루션입니다.