RTLocating: Intent-aware RTL Localization for Hardware Design Iteration

이 논문은 산업용 하드웨어 설계의 반복적 업데이트를 지원하기 위해 자연어 변경 요청을 RTL 코드 블록에 매핑하는 새로운 작업인 $\Delta$Spec-to-RTL 로컬라이제이션을 정의하고, EvoRTL-Bench 벤치마크와 다중 뷰 융합 아키텍처를 기반으로 한 RTLocating 프레임워크를 제안하여 기존 최강 베이스라인을 크게 상회하는 성능을 입증합니다.

핵심

🏗️ 비유: 거대한 빌딩의 리모델링

想象해 보세요. 여러분이 **거대한 고층 빌딩 (현대적인 반도체 칩)**을 관리하고 있다고 가정해 봅시다.

1. 기존 방식 (문제점):

   • "엘리베이터 속도가 느려졌어. 고쳐줘."라는 요청이 들어옵니다.
   • 기존의 AI(대형 언어 모델) 들은 이 요청을 들으면, **"빌딩 전체를 부수고 처음부터 다시 짓겠다"**고 생각하거나, "어디를 고쳐야 할지 몰라서 엉뚱한 곳 (예: 화장실 벽지) 을 고치는 실수"를 범합니다.
   • 실제로는 빌딩 전체를 다시 짓는 건 불가능에 가깝고, 비효율적입니다. 엔지니어들은 보통 **"엘리베이터 모터가 달린 15 층의 특정 배선"**만 살짝 고치면 됩니다.

2. 이 연구의 해결책 (RTLocating):

   • 이 논문은 **"의도 파악형 리모델링 전문가 (RTLocating)"**를 개발했습니다.
   • "엘리베이터 속도를 높여줘"라는 말 (요청) 을 듣고, 이 전문가가 바로 **15 층의 특정 배선 (RTL 코드)**을 찾아냅니다.
   • 단순히 "엘리베이터"라는 단어만 찾는 게 아니라, **"속도"와 "모터"가 어떻게 연결되어 있는지, 전체 빌딩 구조에서 이 배선이 어떤 역할을 하는지"**까지 이해합니다.

---

🔍 핵심 기술 3 가지 (비유로 설명)

이 전문가가 어떻게 그렇게 정확한지, 세 가지 능력을 가지고 있기 때문입니다.

1. 텍스트 이해 능력 (문서 읽기)

• 비유: 건축 도면의 설명서를 읽는 능력.
• "버스트 쓰기 중 오버플로우를 피하기 위해 백프레셔 마진을 늘려라"라는 복잡한 문장을 읽고, 어떤 단어가 중요한지 파악합니다.

2. 지역 구조 분석 능력 (방 안 구석구석 보기)

• 비유: 특정 방 (모듈) 안에서 전선과 스위치가 어떻게 연결되어 있는지 자세히 보는 능력.
• 단순히 단어만 찾는 게 아니라, "이 스위치를 누르면 저 전등이 켜지는구나"라는 국부적인 논리 관계를 파악합니다.

3. 전체 빌딩 지도 능력 (GLIDE - 글로벌 지도)

• 비유: 1 층의 변압기가 고장 나면 20 층의 엘리베이터에도 영향을 미친다는 것을 아는 능력.
• 하드웨어는 한 부분이 다른 부분과 긴밀하게 연결되어 있습니다. 이 기술은 **전체 빌딩의 연결 구조 (토폴로지)**를 파악하여, 멀리 떨어진 곳의 변화가 현재 수정하려는 부분에 영향을 미치는지까지 계산합니다.

🎯 마법 같은 '스마트 지시자 (Adaptive Router)'

• 이 세 가지 능력을 가진 전문가들은 때로는 서로 다른 의견을 낼 수 있습니다.
• 이 시스템은 **"지금 이 요청은 '문서'가 중요할까, '방 안 구조'가 중요할까, 아니면 '전체 지도'가 중요할까?"**를 실시간으로 판단하여 가장 중요한 능력에 집중합니다.
  • 예: "이름을 바꿔줘"라는 요청이면 문서 읽기 능력을 100% 사용.
  • 예: "전체 시스템이 멈추는 버그를 고쳐줘"라는 요청이면 전체 지도 능력을 100% 사용.

---

📊 왜 이 연구가 중요한가요? (결과)

연구진은 OpenTitan이라는 실제 산업용 오픈소스 칩 프로젝트의 방대한 기록 (Git 히스토리) 을 분석해서 1,900 개 이상의 실제 수정 사례로 만든 시험 문제 (EvoRTL-Bench) 를 만들었습니다.

• 기존 AI 들: 100 점 만점에 약 30~40 점. (잘못된 부분을 찾거나, 엉뚱한 코드를 고침)
• 이 새로운 시스템 (RTLocating): 56 점 이상. (기존 최고 성능보다 67% 더 정확하게 첫 번째 시도에서 정답을 찾음)

특히, 이름 (변수명) 을 가리고 숫자만 바꿔도 여전히 구조를 이해해서 정답을 찾아내는 강인함을 보여주었습니다. 이는 단순히 단어만 맞추는 게 아니라, 진짜 '논리'를 이해했다는 뜻입니다.

---

💡 결론

이 논문은 **"하드웨어 개발은 한 번에 다 만드는 게 아니라, 계속 수정하고 발전시키는 것"**이라는 사실을 인정하고, 그 과정에서 AI 가 인간 엔지니어처럼 "어디를, 왜 고쳐야 하는지"를 정확히 찾아주는 기술을 처음 제안했습니다.

앞으로 반도체 칩을 만들 때, AI 가 "전체 재설계" 대신 "정확한 부분만 찔러서 고치는" 똑똑한 조수 역할을 할 수 있게 된 것입니다.

기술 요약

1. 문제 정의 (Problem Definition)

• 배경: 현대 시스템 온 칩 (SoC) 설계는 복잡도가 급증하여 설계 및 검증 주기가 길어지고 있습니다. 산업계에서는 처음부터 RTL(레지스터 전송 수준) 코드를 다시 작성하기보다, 기존 코드를 기반으로 점진적인 수정 (Iterative Updates) 을 통해 기능을 추가하거나 버그를 수정하는 방식이 주류입니다.
• 현황의 한계: 기존의 LLM 기반 하드웨어 설계 (LAD) 연구는 대부분 자연어 명세에서 완전한 RTL 모듈을 한 번에 생성 (One-shot Synthesis) 하는 데 집중하고 있습니다. 이는 산업 현장의 실제 워크플로우 (기존 설계 컨텍스트를 활용한 국소적 수정) 와 괴리가 있습니다.
• 핵심 과제:
  1. 의도 기반 국소화 (Intent-driven Localization): 자연어로 된 변경 요청 ($\Delta$Spec) 을 주어진 RTL 코드베이스에서 영향을 받는 구체적인 문법 블록 (Syntactic Blocks) 으로 매핑하는 작업이 필요합니다.
  2. 데이터 부족: 기존 데이터셋은 정적인 스냅샷에 기반하며, 고수준의 설계 의도와 미세한 RTL 코드 조각 간의 정렬 (Alignment) 을 위한 감독 신호가 부족합니다.
  3. 표현의 한계: 기존 방법들은 주로 국소적인 문법 (Syntax) 이나 표면적 의미 (Surface semantics) 에만 의존하여, 설계 전체의 의존성 (Global dependencies) 을 고려한 의도 기반 추론이 어렵습니다.

2. 제안 방법론: RTLocating (Methodology)

저자들은 RTLocating이라는 새로운 프레임워크를 제안하여, 텍스트 의미, 국소 구조, 그리고 설계 전체의 토폴로지를 통합적으로 고려한 의도 인식형 (Intent-aware) RTL 국소화를 수행합니다.

A. 다차원 RTL 표현 (Multi-Dimensional RTL Representation)

세 가지 상보적인 인코더를 통해 RTL 블록을 표현합니다.

1. 텍스트 의미 인코더 (Textual Semantic Encoder):
   • 변경 요청 ($\Delta$Spec) 과 RTL 블록을 공유된 의미 공간에 매핑합니다.
   • SBERT 기반의 양방향 인코더를 사용하며, RTL 전문 용어를 학습하기 위해 다중 부정 순위 손실 (Multiple Negatives Ranking Loss, MNRL) 로 미세 조정합니다.
2. 국소 구조 인코더 (Local Structural Encoder):
   • 각 RTL 블록 내부의 데이터 흐름 그래프 (DFG) 를 추출하여 표현합니다.
   • 계산 효율성을 위해 IP 전체가 아닌 블록 단위 (Block-level) 로 분할하여 GATv2(Graph Attention Network) 를 사용하여 인코딩합니다. 이는 신호 간의 논리적 의존성을 포착합니다.
3. 전역 상호작용 및 의존성 인코더 (GLIDE - Global Interaction and Dependency Encoder):
   • 설계 전체 토폴로지 그래프 (DTG, Design-Wide Topology Graph) 를 구축하여 모듈 간 의존성을 모델링합니다.
   • 각 블록을 전역 컨텍스트 내에 위치시켜, 국소적 데이터 흐름을 넘어선 시스템 수준의 기능적 역할을 파악합니다.

B. 의도 인식형 적응형 라우팅 (Intent-Aware Adaptive Routing)

• 고정된 가중치 합산 방식은 다양한 변경 요청의 특성 (예: 변수 이름 변경 vs 복잡한 논리 수정) 에 적응하지 못합니다.
• 동적 라우터: 변경 요청 ($\Delta$Spec) 의 임베딩을 기반으로 텍스트, 국소 구조, 전역 구조 인코더의 출력 가중치 ($\alpha_{text}, \alpha_{loc}, \alpha_{glob}$) 를 실시간으로 조정합니다.
• 이를 통해 각 요청에 가장 유익한 특징을 강조하여 정확한 국소화를 달성합니다.

3. 주요 기여 (Key Contributions)

1. RTLocating 프레임워크: 텍스트 의미, DFG 기반 국소 행동, 설계 전체 토폴로지를 통합한 최초의 의도 인식형 Spec-to-RTL 국소화 프레임워크를 제안했습니다.
2. EvoRTL-Bench (데이터셋): OpenTitan 의 Git 히스토리를 분석하여 구축한 산업 규모 벤치마크입니다.
   • 1,905 개의 검증된 변경 요청과 13,583 개의 ($\Delta$Spec, RTL 블록) 쌍을 포함합니다.
   • 정적 스냅샷이 아닌 진화 기반 (Evolution-based) 의 점진적 수정 데이터를 제공하여 기능 수준 감독 (Function-level supervision) 의 격차를 해소했습니다.
3. DTG (Design-Wide Topology Graph): RTL 문법 블록을 기본 단위로 사용하여 전체 설계의 의존성을 인코딩하는 새로운 그래프 구조를 제안했습니다.
4. 적응형 라우팅 메커니즘: 각 변경 요청에 따라 인코더 가중치를 동적으로 재조정하여 강력한 국소화 성능을 발휘합니다.

4. 실험 결과 (Results)

EvoRTL-Bench를 사용한 평가에서 RTLocating 은 기존 최강의 베이스라인을 압도적으로 능가했습니다.

• 성능 지표:
  • MRR (Mean Reciprocal Rank): 0.568 (최강 베이스라인 대비 +22.9% 향상).
  • Recall@1: 15.08% (최강 베이스라인 대비 +67.0% 향상).
  • Hit@1: 48.18% (최강 베이스라인 대비 +47.2% 향상).
• 효율성:
  • 파라미터 수를 기존 트랜스포머 기반 모델 (약 125M) 대비 81.5% 감소 (23.04M) 시켰으며, 추론 지연 시간 (Latency) 도 가장 짧았습니다 (6.25ms).
• 분석:
  • 의존성 분석: 전역 토폴로지 (GLIDE) 를 제거할 때 성능이 가장 크게 저하되어, 설계 전체의 의존성 파악이 국소화에 필수적임을 입증했습니다.
  • 식별자 무작위화 (Identifier Anonymization): 변수명 등을 마스킹했을 때 기존 텍스트 기반 모델은 성능이 급락했으나, RTLocating 은 구조적 의미에 의존하여 높은 성능을 유지했습니다.

5. 의의 및 결론 (Significance)

• 패러다임 전환: LLM 기반 하드웨어 설계 연구가 "한 번에 코드 생성 (One-shot Generation)"에서 "의도 기반 점진적 수정 (Intent-driven Iteration)" 으로 전환되어야 함을 주장합니다.
• 실용성: 산업 현장의 실제 워크플로우 (기존 코드베이스의 국소적 수정) 에 직접 적용 가능한 첫 번째 체계적인 접근법을 제시했습니다.
• 미래 전망: 정확한 국소화는 신뢰할 수 있는 패치 생성의 필수 전제 조건이며, 이 연구는 향후 LLM 을 활용한 자동화된 하드웨어 설계 및 유지보수 파이프라인의 기초를 마련했습니다.

이 논문은 하드웨어 설계의 복잡성과 반복적인 특성을 고려하여, LLM 이 단순히 코드를 생성하는 것을 넘어 설계의 진화 과정을 이해하고 의도된 변경을 정확히 위치시키는 능력을 갖추어야 함을 강조합니다.