Design Conductor: An agent autonomously builds a 1.5 GHz Linux-capable RISC-V CPU

이 논문은 219 단어의 요구사항 문서에서 시작해 12 시간 만에 1.48GHz 로 동작하는 완전한 RISC-V CPU(VerCore) 를 RTL 설계부터 GDSII 레이아웃까지 전 과정 자율적으로 구현한 'Design Conductor'라는 자율 에이전트를 소개합니다.

핵심

이 논문은 **"디자인 컨덕터 (Design Conductor, DC)"**라는 인공지능 에이전트가 어떻게 완전한 컴퓨터 칩 (CPU) 을 처음부터 끝까지 혼자서 설계하고 만들어냈는지에 대한 놀라운 이야기입니다.

기존의 칩 설계는 수백 명의 엔지니어가 2~3 년 동안, 수억 달러를 들여야 하는 거대한 프로젝트였는데, 이 AI 는 단 12 시간 만에 그 일을 해냈습니다. 마치 한 명의 천재 요리사가 12 시간 만에 3 년 걸리는 미슐랭 3 성 요리를 완성한 것과 같습니다.

이 복잡한 내용을 일상적인 비유로 쉽게 설명해 드릴게요.

---

1. 주인공: "디자인 컨덕터 (DC)"란 누구인가?

이 AI 는 단순히 코드를 짜는 프로그래머가 아닙니다. **한 편의 교향악단을 지휘하는 '지휘자 (Conductor)'**이자, **건축가, 시공팀, 감리사, 전기 기사까지 모두 겸한 '올라운더'**입니다.

• 입력: 사용자는 아주 간단한 요구사항만 줍니다. "이 CPU 는 이렇게 작동해야 해, 속도는 이 정도 내야 해"라는 219 단어짜리 메모지 한 장입니다.
• 작업: AI 는 이 메모지를 보고 CPU 의 청사진 (설계도) 을 그리는 것부터 시작해, 실제 칩의 배선까지 그리는 (GDSII) 모든 과정을 혼자서 수행합니다.
• 결과: 12 시간 만에 작동하는 CPU 를 만들어냈고, 그 성능은 2011 년대의 인텔 Celeron 칩과 맞먹습니다.

2. 어떻게 일하는가? (AI 의 작업 과정)

이 AI 는 인간처럼 단계별로 일합니다.

① 청사진 그리기 (설계 단계)

AI 는 먼저 "어떻게 만들지?"를 고민합니다. 마치 건축가가 "이 집은 5 층으로 하고, 계단은 왼쪽에 두자"라고 구상하는 단계입니다.

• 비유: AI 는 여러 가지 설계안을 머릿속으로 그려보고, "이건 너무 느릴 것 같아", "저건 전기가 너무 많이 들겠어"라고 스스로 검토합니다.

② 시공과 감리 (구현 및 검증 단계)

설계가 끝나면 실제 벽돌을 쌓는 (코딩) 작업을 시작합니다. 하지만 여기서 멈추지 않습니다.

• 자신의 실수 찾기: AI 는 자신이 만든 CPU 가 제대로 작동하는지, **스파이크 (Spike)**라는 '정답지'와 비교하며 확인합니다.
• 비유: 요리사가 요리를 다 만들고 맛을 본 뒤, "아, 소금이 덜 들어갔네"라고 깨닫고 다시 요리하는 과정입니다.
• VCD 분석: 만약 오류가 나면, AI 는 방대한 양의 로그 데이터 (VCD 파일) 를 엑셀처럼 분석하여 "어디서 실수가 났는지" 찾아냅니다. 논문에는 AI 가 파이썬 코드를 짜서 이 데이터를 분석하는 모습이 나옵니다.

③ 다듬기 (최적화 단계)

마지막으로 속도를 높이고 전기를 아끼는 작업을 합니다.

• 비유: 자동차를 만들었는데 속도가 느리다면, 엔진을 다듬거나 차체의 무게를 줄이는 작업을 합니다. AI 는 스스로 "이 부분을 이렇게 바꾸면 속도가 빨라지겠다"라고 발견하여 1.48 GHz 라는 빠른 속도를 냈습니다.

3. 이 결과가 왜 대단한가?

• 시간과 비용의 혁명: 보통 칩을 만들려면 수백 명의 전문가가 2~3 년을 걸립니다. 하지만 이 AI 는 혼자서 12 시간 만에 해냈습니다.
• 완전 자율성: 인간이 "여기 고쳐줘"라고 일일이 지시하지 않아도, AI 가 스스로 문제를 발견하고 고칩니다.
• 실제 작동: 이론만 있는 게 아니라, 실제로 칩을 찍어낼 수 있는 설계도 (GDSII) 까지 만들어냈습니다.

4. AI 의 한계와 인간의 역할 (교훈)

물론 AI 가 완벽하지는 않습니다. 논문에서는 AI 가 가끔 실수하는 부분도 지적합니다.

• 경험의 부재: AI 는 "이렇게 하면 전기가 더 많이 들겠지"라는 직관적인 경험 (건축가의 노하우) 이 부족할 때가 있습니다. 처음엔 복잡한 해결책을 찾다가, 나중에야 간단한 해결책을 깨닫기도 합니다.
• 언어의 혼동: 칩 설계 언어 (Verilog) 는 컴퓨터가 어떻게 동작하는지 설명하는 언어인데, AI 는 때로 이를 일반적인 프로그래밍 코드처럼 오해하기도 합니다.

그래서 미래는 어떨까요?
앞으로는 100 명짜리 팀이 100 개의 다른 디자인을 동시에 만들어보는 시대가 올 것입니다.

• 인간의 역할: "무엇을 만들지 (비전)"와 "어떤 목표를 잡을지"를 정하는 지휘자가 됩니다.
• AI 의 역할: 지휘자의 지시를 받아 악기를 연주하고, 악보를 쓰고, 리허설을 하는 실무자가 됩니다.

요약하자면

이 논문은 **"인공지능이 이제부터는 단순히 그림을 그리거나 글을 쓰는 것을 넘어, 우리가 매일 쓰는 전자기기의 '두뇌 (CPU)'를 직접 설계하고 만들어낼 수 있다"**는 것을 증명한 역사적인 보고서입니다.

앞으로 우리는 더 저렴하고, 더 빠르며, 더 특화된 칩들을 훨씬 짧은 시간 안에 만날 수 있게 될 것입니다. 마치 스마트폰이 갑자기 더 똑똑해지고 가격이 내려가는 것처럼 말이죠.

기술 요약

논문 요약: Design Conductor (DC) 를 통한 자율적 반도체 설계

이 논문은 **Design Conductor (DC)**라는 자율 에이전트가 인간 개입 없이 칩 설계의 전 과정 (개념부터 GDSII 레이아웃 파일 생성까지) 을 수행하여, 1.48 GHz 에서 작동하는 RISC-V CPU("VerCore") 를 성공적으로 설계하고 검증한 사례를 보고합니다. 이는 2026 년 3 월 기준, 자율 에이전트가 사양서 (Spec) 에서 시작해 완전히 작동하는 CPU 와 물리적 레이아웃 (GDSII) 을 생성한 최초의 사례로 기록됩니다.

1. 문제 정의 (Problem)

반도체 설계는 매우 비용이 많이 들고 시간이 오래 걸리는 과정입니다.

• 높은 비용과 기간: 최첨단 칩 설계는 수억 달러의 비용과 18~36 개월의 기간이 소요되며, 수백 명의 엔지니어가 필요합니다.
• 검증의 어려움: 기능적 결함 (Bug) 은 양산 후 수정이 불가능하므로, 설계 비용의 50% 이상이 검증 (Verification) 에 사용됩니다.
• 복잡한 제약 조건: 성능 (PPA: Power, Performance, Area), 타이밍 클로저, 기능적 정확도 등 상호 충돌하는 제약 조건을 만족시키기 위해 수많은 설계 반복이 필요합니다.
• 진입 장벽: 이러한 복잡성으로 인해 스타트업의 진입이 어렵고, 저수요 (Low-volume) 시장용 칩 설계는 경제성이 없어 배제되는 경우가 많습니다.

2. 방법론 (Methodology)

Design Conductor (DC) 는 프런티어 모델 (Frontier Models) 의 능력을 활용하여 위 문제를 해결합니다.

A. 아키텍처 및 핵심 기능

• 안정적인 장기 실행 (Stable Long-horizon Execution): 수십억 개의 토큰을 소비하며 설계 목표 (PPA, 기능, 아키텍처) 를 달성하기 위해 장기적인 계획을 수립하고 실행합니다.
• 컨텍스트 관리 및 메모리: 제한된 컨텍스트 윈도우를 효율적으로 관리하고, 설계 요구사항과 이전 작업 내용을 영구 메모리에 저장하여 일관성을 유지합니다.
• 기술적 숙련도: 인간 전문가 수준의 CPU 설계 "요령 (Tricks)"과 지식을 습득하여 고성능 설계를 구현합니다.
• 정확성 및 검증: "Vibe chip design" (감으로 설계) 은 허용되지 않으며, Spike 시뮬레이터와 비교하여 기능적 정확성을 엄격하게 검증합니다.
• 탐색과 속도의 균형: 광범위한 설계 공간을 탐색하되, 비효율적인 탐색 (Rabbit hole) 을 피하고 최적의 성능을 달성합니다.
• 종단 간 (End-to-end) 운영: RTL 작성, 테스트벤치 생성, 기능 디버깅, 타이밍 클로저, 그리고 P&R (Place & Route) 을 거쳐 최종 GDSII 를 생성하는 전 과정을 자동화합니다.

B. 설계 프로세스 (VerCore 사례)

1. 입력: 사용자는 219 단어로 구성된 요구사항 문서 (RV32I+ZMMUL 지원, 5 단계 파이프라인, 1.6 GHz 목표, ASAP7nm PDK 사용 등) 만 제공합니다.
2. 설계 제안 및 검토: DC 는 초기 설계안을 생성하고, 이를 "수동적이고 꼼꼼한" 방식으로 검토합니다 (예: 승산기 유닛의 시나리오별 테스트).
3. 모듈 구현 및 검증: 각 모듈별로 RTL 과 테스트벤치를 작성하고 Spike 시뮬레이터와 비교하여 기능을 검증합니다.
4. 통합 및 디버깅:
   • VCD (Value Change Dump) 파일을 CSV 로 변환하여 Python 스크립트로 분석합니다.
   • Spike 와의 불일치를 발견하면 VCD 를 추적하여 루트 커즈 (Root Cause) 를 파악하고 (예: JAL 명령어 실행 시 파이프라인 플러시 로직 오류), 수정을 적용합니다.
5. PPA 클로저 (Timing Closure):
   • 타이밍 리포트를 분석하여 RTL 을 수정합니다.
   • 초기 ID 단계에서의 포워딩 (Forwarding) 구현과 4 단계로 균형 잡힌 Booth-Wallace 승산기를 도입하여 타이밍을 최적화했습니다.
   • 1 사이클 분기 페널티 (Branch Penalty) 를 가진 5 단계 파이프라인을 선택하여 1.48 GHz 타이밍 목표를 달성했습니다.

3. 주요 기여 및 결과 (Key Contributions & Results)

• 완전 자율적 CPU 설계: 사양서에서 시작해 12 시간 만에 1.48 GHz 에서 작동하는 RISC-V CPU 의 GDSII 를 생성한 최초의 사례입니다.
• 성능 지표:
  • 클럭 속도: 1.48 GHz (목표 1.6 GHz 에 근접).
  • CoreMark 점수: 3,261 (2011 년 Intel Celeron SU2300 과 유사한 성능).
  • 면적: 2,809 µm² (캐시 제외).
  • 프로세스: 7nm (ASAP7nm PDK).
• 자동화된 최적화 발견: DC 는 인간이 입력하지 않은 Booth-Wallace 승산기와 조기 분기 해결 (Early Branch Resolution) 기법을 스스로 발견하고 구현하여 성능을 극대화했습니다.
• 다양한 아키텍처 탐색: DC 는 여러 파이프라인 변형 (2 사이클 분기 페널티 vs 1 사이클 등) 을 생성하고 각각을 GDSII 까지 검증하여 최적의 설계를 선택했습니다.

4. 시사점 및 한계 (Significance & Lessons Learned)

• 미래의 설계 프로세스:
  • 기존 1836 개월이 걸리던 설계가 36 개월로 단축될 수 있습니다.
  • 수백 명의 팀이 여러 아키텍처를 동시에 탐색하고, 가장 유망한 안을 양산할 수 있게 됩니다.
  • 저수요 시장용 칩 설계도 경제적으로 가능해집니다.
• 인간의 역할 변화: 엔지니어는 '도구 조작 (Tool-jockey)'에서 벗어나 아키텍처와 목표 설정을 가이드하는 역할로 전환됩니다.
• LLM 의 한계 (Lessons Learned):
  • 아키텍처 추론: 초기 설계에서 비최적의 선택 (예: 긴 임계 경로) 을 하거나 문제의 복잡성을 과소평가하는 경향이 있어, 인간 아키텍트의 가이드가 여전히 필요합니다.
  • RTL/타이밍 이해: 이벤트 기반 언어인 Verilog 를 순차적 코드로 오해하여 타이밍 디버깅에 비효율이 발생했습니다.
  • 명세书的 엄격함: 설계 목표 (예: CPI <= 1.5) 가 명확히 정의되지 않으면 성능이 저하될 수 있으므로, 정밀하고 검증 가능한 명세가 필수적입니다.

5. 결론

Design Conductor 는 자율 에이전트가 반도체 설계의 전 과정을 수행할 수 있음을 입증했습니다. 이는 칩 설계의 비용과 시간을 획기적으로 줄이고, 더 많은 혁신적인 설계를 가능하게 하는 패러다임 전환을 의미합니다. 비록 현재는 인간 전문가의 감독이 필요하지만, 기술의 발전과 함께 미래에는 훨씬 더 복잡하고 상업적인 수준의 칩 설계도 자율적으로 수행될 것으로 기대됩니다.