Implementing and Optimizing an Open-Source SD-card Host Controller for RISC-V SoCs

이 논문은 CVA6 프로세서의 메모리 모델과 fence 명령어 오버헤드를 최적화하여 리눅스 기반 RISC-V SoC 에 통합된 오픈 소스 SDHC 컨트롤러를 구현하고, SPI 기반 저장소 대비 최대 6.5 배의 성능 향상 (11.1 MB/s) 을 달성한 결과를 제시합니다.

핵심

🚗 1. 문제 상황: 좁은 시골길 (기존 방식)

지금까지 RISC-V 기반의 컴퓨터 (SoC) 에 데이터를 저장할 때는 SPI라는 인터페이스를 썼습니다.

• 비유: 마치 좁은 시골길을 통해 트럭 (데이터) 을 보내는 것과 같습니다.
• 현실: 차가 너무 많으면 (데이터가 많으면) 교통 체증이 심해져서, Linux 같은 복잡한 운영체제를 실행하거나 대용량 파일을 저장하는 데는 너무 느렸습니다.

🏗️ 2. 해결책: 새로운 고속도로 (SDHC 구현)

저자들은 이 문제를 해결하기 위해 **SD 카드 호스트 컨트롤러 (SDHC)**라는 새로운 장치를 만들었습니다.

• 비유: 시골길을 없애고 4 차선 고속도로를 만든 것입니다.
• 특징: 이 장치는 오픈소스 (누구나 볼 수 있고 수정할 수 있는) 로 만들어졌으며, RISC-V 칩인 '체셔 (Cheshire)'에 직접 심었습니다.

🚧 3. 예상치 못한 병목 현상: 과한 신호등 (성능 저하의 원인)

고속도로를 깔았으니 이제 트럭이 쌩쌩 달려야 하는데, 이상하게도 여전히 느렸습니다. 원인을 조사해보니 CVA6이라는 CPU 의 특성 때문입니다.

• 비유: 트럭이 신호등 (메모리 접근) 을 지날 때마다, 경찰이 "차량 전체를 세우고, 트럭 안의 짐을 모두 내려서 확인한 뒤 다시 싣는" 일을 반복했습니다.
• 기술적 원인: RISC-V 의 메모리 규칙상, 데이터가 섞이지 않도록 하기 위해 '펜스 (Fence)'라는 명령어를 사용했는데, 이게 CPU 의 작업 흐름을 멈추게 하고 캐시 (작업대) 를 비우는 과한 일을 하고 있었습니다. 트럭이 한 번 지나가는 데 500 번이나 멈추는 셈이죠.

🛠️ 4. 최적화: 신호등 시스템 고치기 (성능 개선)

저자들은 이 비효율적인 신호등 시스템을 고쳤습니다.

• 비유: "짐을 확인하는 건 매번 할 필요 없으니, 신호등만 빠르게 넘어가게 하세요"라고 규칙을 바꾼 것입니다.
• 결과: 불필요한 정지를 없애자 트럭이 훨씬 빠르게 달릴 수 있게 되었습니다.

📊 5. 최종 성과: 얼마나 빨라졌나요?

이제 이 새로운 시스템이 얼마나 빠른지 비교해 보겠습니다.

1. 속도:
   • 기존 (SPI): 시골길에서 1 시간 걸리는 일을, **새로운 시스템 (SDHC)**은 10 분 만에 끝냈습니다. (약 6.5 배 ~ 25 배 빠름)
   • 한계: SD 카드 자체의 물리적 한계 (12.5 MB/s) 에 거의 근접하는 속도를 냈습니다.
2. 크기 (공간 효율성):
   • 이 장치는 기존 방식보다 반보다 더 작게 만들어졌습니다. (공간을 3.6 배 더 아껴서, 칩 안에 더 많은 기능을 넣을 수 있게 됨)
3. 부팅:
   • 컴퓨터를 켤 때 (부팅) SD 카드를 읽는 속도도 빨라져서, 더 가볍고 빠른 부팅이 가능해졌습니다.

🔮 6. 앞으로의 전망 (Outlook)

이제 고속도로는 완성되었지만, 더 빠르게 만들 수 있는 방법이 남아있습니다.

• DM A (Direct Memory Access): 트럭을 운전하는 기사 (CPU) 가 직접 운전하는 대신, **자동 운전 시스템 (DMA)**을 도입하면 CPU 는 다른 일을 하고 트럭은 알아서 달릴 수 있어 속도가 훨씬 빨라질 것입니다.
• 더 강력한 CPU: 앞으로 CPU 가 '짐 확인'을 더 스마트하게 할 수 있도록 업그레이드되면, 이 시스템은 더 이상 병목 없이 달릴 것입니다.

💡 요약

이 논문은 **"RISC-V 컴퓨터에 SD 카드를 연결할 때, 기존에 느리던 시골길 (SPI) 을 고속도로 (SDHC) 로 바꿨고, 불필요한 신호등 (과한 펜스 명령) 을 제거하여 트럭이 쌩쌩 달릴 수 있게 했다"**는 이야기입니다. 이를 통해 오픈소스 RISC-V 컴퓨터가 실제 스마트폰이나 태블릿처럼 빠르고 실용적인 기기로 발전하는 발판을 마련했습니다.

기술 요약

1. 문제 정의 (Problem)

• 저장소 대역폭의 한계: 최근 오픈소스 RISC-V SoC (예: Basilisk) 는 리눅스 실행이 가능해졌으나, 지속 가능한 대용량 저장소 (Boot, Root FS, 사용자 데이터) 지원이 부족합니다. 기존 SPI 또는 I2C 인터페이스는 처리량 (Throughput) 이 낮아 실용적인 리눅스 배포판 구동에 적합하지 않습니다.
• SDHC 통합의 필요성: 임베디드 리눅스 시스템의 사실상 표준인 SD 카드를 지원하려면 효율적인 SD 호스트 컨트롤러 (SDHC) 가 필수적입니다.
• 성능 병목 현상: RISC-V 메모리 모델과 CVA6 코어의 구현 방식에서 발생하는 병목이 발견되었습니다. 특히, 캐시 관리 연산 (CMO) 이 비활성화되어 있을 때, 메모리 매핑 레지스터 접근 시 fence 명령어가 파이프라인과 데이터 캐시를 강제로 플러시 (flush) 하여 심각한 성능 저하 (약 500 사이클 오버헤드) 를 초래했습니다.

2. 방법론 (Methodology)

• 아키텍처 설계:
  • SD 버스 프로토콜에 따라 명령 (Command) 채널과 데이터 (Data) 채널을 독립적인 블록으로 구현했습니다.
  • SDHCI 표준 준수: 산업 표준인 SD Host Controller Interface (SDHCI) 버전 1.0 을 따르며, 메모리 매핑 레지스터와 인터럽트 타이밍을 표준화했습니다.
  • SoC 통합 전략: Cheshire SoC 내 다른 주변기기는 레지스터 버스 멀티플렉서를 사용하지만, SDHC 는 데이터 전송 지연 (Latency) 에 민감하므로 메인 AXI 크로스바 (Crossbar) 에 직접 연결하여 지연을 최소화했습니다.
• 드라이버 최적화:
  • 레지스터 접근 경로 커스터마이징: CVA6 코어의 fence 명령어 오버헤드를 해결하기 위해, 리눅스 드라이버의 기존 콜백을 오버라이드하여 불필요한 fence 를 생략하는 커스텀 레지스터 접근 경로를 구현했습니다.
  • 부트 드라이버 개발: SD 카드로부터 부팅하기 위한 베어메탈 (Bare-metal) 드라이버를 구현하여 기존 SPI 드라이버 대비 부트 ROM 공간 점유를 줄였습니다.

3. 주요 기여 (Key Contributions)

1. 최적화된 SDHC 구현: Cheshire SoC 플랫폼에 통합된 SDHC 와 SDHCI v1.0 인터페이스를 완전히 오픈소스 (Synthesizable RTL) 로 공개했습니다.
2. CVA6 맞춤형 드라이버: Cheshire 의 CVA6 구성에 최적화된 SDHCI 드라이버를 개발하여, 메모리 모델의 한계를 소프트웨어적으로 우회했습니다.
3. 성능 및 면적 비교 분석: SDHC 구현체와 기존 SPI 기반 SD 접근 방식 간의 면적 (Area) 과 성능 (Performance) 을 정량적으로 비교했습니다.
4. 오픈소스 라이선스 공개: 구현 코드를 포용적인 오픈소스 라이선스 하에 공개하여 커뮤니티 활용을 장려했습니다.

4. 결과 (Results)

• 처리량 (Throughput) 향상:
  • Ideal 시나리오 (단일 사이클 레지스터 접근): 읽기 11.1 MB/s, 쓰기 11.4 MB/s 달성 (SD 인터페이스 이론적 한계인 12.5 MB/s 에 근접). 이는 SPI 대비 약 8 배의 성능입니다.
  • Bare-metal (Cheshire 통합): 읽기 6.3 MB/s, 쓰기 9.1 MB/s. SPI 대비 각각 6.5 배와 4.5 배 향상.
  • 리눅스 환경 최적화: fence 생략 최적화 적용 전 (SDHC) 대비 후 (Opt) 성능이 크게 개선되었습니다.
    • 읽기: 224 kB/s → 945 kB/s (24.9 배 향상, SPI 대비 24.9 배)
    • 쓰기: 159 kB/s → 485 kB/s (11.3 배 향상, SPI 대비 11.3 배)
  • 확장 시나리오 (500 MHz): 최적화된 시스템은 500 MHz 환경에서 SPI 대비 압도적인 성능을 보이며, SD 인터페이스 대역폭의 대부분을 활용 가능함을 입증했습니다.
• 면적 효율성 (Area Efficiency):
  • IHP 130nm 오픈 PDK 기준, 기존 SPI 주변기기는 86 kGE 인 반면, 제안된 SDHC 는 24.2 kGE로 3.6 배 더 적은 면적을 차지합니다.
  • 부트 ROM 기여도 또한 8 kGE 에서 4.2 kGE 로 감소하여 저밀도 배치 환경에 유리합니다.

5. 의의 및 향후 전망 (Significance & Outlook)

• 실용적 RISC-V 플랫폼 완성: 이 연구는 오픈소스 RISC-V SoC 가 단순한 실험실 수준을 넘어, 고성능 비휘발성 저장소를 갖춘 실제 임베디드 리눅스 시스템 (SBC) 으로 활용될 수 있음을 입증했습니다.
• 하드웨어 - 소프트웨어 협업 최적화: RISC-V 메모리 모델의 특성 (Fence 오버헤드) 을 이해하고, 이를 하드웨어 (레지스터 연결 방식) 와 소프트웨어 (드라이버 로직) 를 통해 함께 해결한 사례로 의미가 큽니다.
• 향후 개선 방향:
  • CMO (Cache Management Operations) 지원: HPDcache 와 같은 코어 확장 기능을 통해 불필요한 캐시 무효화를 줄이고, 메모리 매핑 레지스터에 대한 다중 아웃스탠딩 (Outstanding) 접근을 지원하여 지연을 더 줄일 계획입니다.
  • SDHCI v3.0 및 DMA: 표준을 v3.0 으로 업그레이드하여 SD DMA 를 호스트에 노출함으로써 처리량을 획기적으로 높이는 것을 목표로 합니다.

결론적으로, 이 논문은 오픈소스 RISC-V 생태계에서 저장소 대역폭 병목을 해결하기 위한 하드웨어/소프트웨어 통합 솔루션을 제시하며, 향후 고성능 오픈소스 SoC 개발의 중요한 이정표가 됩니다.