Mapping the positions of Two-Level-Systems on the surface of a superconducting transmon qubit

该研究提出了一种利用局域直流电场调控和电场模拟来定位超导 transmon 量子比特表面双能级系统（TLS）位置的方法，发现尽管电容区域面积更大，但大多数 TLS 实际上集中在通过 lift-off 工艺制备的约瑟夫森结引线附近，从而揭示了 TLS 密度与特定制造工艺的关联并为优化量子比特设计提供了指导。

要点

这篇文章讲述了一项关于超级计算机芯片（量子计算机）的“侦探工作”。

想象一下，你正在建造一座极其精密的水晶宫殿（这就是超导量子计算机）。这座宫殿里的“居民”（量子比特）非常敏感，它们需要绝对安静的环境才能思考（保持量子态）。然而，宫殿的墙壁和地板上有一些看不见的“捣蛋鬼”（叫做双能级系统 TLS），它们会时不时地跳出来搞破坏，让居民们分心、犯错，甚至导致计算失败。

过去，科学家们知道这些捣蛋鬼存在，但不知道它们具体藏在宫殿的哪个角落，也不知道它们是怎么来的。这就好比你知道家里进了老鼠，但不知道是躲在厨房、卧室还是天花板里，也不知道是老鼠自己跑进来的还是从哪个缝隙钻进来的。

这篇论文就像给科学家们提供了一套高科技的“老鼠定位器”。

1. 核心任务：给捣蛋鬼画地图

研究团队在量子芯片周围安装了四个特殊的“信号塔”（门电极）。

• 比喻：想象这四个电极是四个拿着强力磁铁的侦探，站在房间的四个角落。
• 原理：那些捣蛋鬼（TLS）其实带有微弱的“磁性”（电偶极矩）。当侦探们开启各自的“磁场”（施加直流电压）时，捣蛋鬼会被吸引或排斥，从而改变它们自己的“频率”（就像收音机换台一样）。

2. 侦探手法：三角定位法

科学家并没有直接看到捣蛋鬼，而是通过观察它们对四个“信号塔”的反应来推断位置：

• 操作：他们轮流给四个电极通电，看看哪个捣蛋鬼对哪个电极的反应最强烈。
• 逻辑：
  • 如果一个捣蛋鬼对“东北角”的电极反应剧烈，但对“西南角”的没反应，那它肯定离东北角很近。
  • 通过比较它对四个电极的反应强度，再结合电脑模拟的“磁场分布图”，科学家就能像玩三边测量游戏（Trilateration）一样，精确计算出捣蛋鬼在芯片表面的具体坐标。

3. 惊人的发现：捣蛋鬼的“老巢”

在绘制完地图后，科学家发现了一个意想不到的真相：

• 原本以为：芯片上面积最大、电场最强的地方（像巨大的广场，即电容部分）应该是捣蛋鬼最多的地方。
• 实际发现：绝大多数捣蛋鬼（约 60%）竟然都聚集在芯片上一个非常小的区域——约瑟夫森结的引线（Josephson junction leads）上。
• 比喻：这就像你发现家里 90% 的灰尘不是来自客厅的大地毯，而是全部堆积在厨房那个小小的水龙头接口处。

4. 为什么会这样？（制造过程的锅）

科学家进一步分析发现，这是因为制造芯片的工艺不同：

• 普通区域（电容）：是用“减法”制造的（像雕刻，把多余的材料切掉），表面比较光滑干净。
• 捣蛋鬼聚集区（引线）：是用“加法”制造的（像搭积木，通过光刻和剥离技术，把材料一层层盖上去）。
• 结论：这种“搭积木”的工艺容易留下一些残留物（像胶水没擦干净），或者让表面变得粗糙，从而更容易滋生这些“捣蛋鬼”。

5. 这项研究有什么用？

这项研究就像给量子计算机的工程师们发了一张藏宝图（或者是“排雷图”）：

• 精准打击：以前大家只能盲目地改进整个芯片，现在知道只要重点优化那个“水龙头接口”（约瑟夫森结引线）的制造工艺，就能大幅减少捣蛋鬼。
• 提升性能：通过改进这个特定区域，量子计算机的“思考时间”（相干时间）可以变得更长，计算更稳定。
• 主动防御：这套系统甚至可以用来“安抚”捣蛋鬼。如果某个捣蛋鬼太吵，科学家可以通过调整附近的电极电压，把它“调频”到不干扰计算的状态，相当于给捣蛋鬼戴上了耳塞。

总结

简单来说，这篇论文发明了一种给量子芯片里的微观缺陷“画地图”的方法。它告诉我们：别在错误的地方浪费精力，那些最致命的干扰源其实都藏在制造工艺留下的“小角落”里。只要把那个小角落修好，未来的量子计算机就会变得更强、更聪明。

技术摘要

这是一份关于该论文的详细技术总结，涵盖了研究背景、方法论、核心贡献、实验结果及科学意义。

论文标题

Mapping the positions of Two-Level-Systems on the surface of a superconducting transmon qubit
（超导 Transmon 量子比特表面双能级系统位置的映射）

1. 研究背景与问题 (Problem)

• 核心挑战： 超导量子计算机的相干性（Coherence）主要受到材料缺陷的限制，这些缺陷表现为寄生性的双能级系统（Two-Level Systems, TLS）。
• 现有局限： 尽管已知 TLS 主要来源于非晶态表面氧化物、光刻胶残留或衬底损伤，但科学界尚不清楚 TLS 具体是如何产生的，也不清楚它们在量子比特电路的哪些具体部位危害最大。
• 技术难点： 传统的损耗测量方法（如谐振器品质因数）只能提供整体统计信息，无法定位单个 TLS。而在量子比特中，能量弛豫往往由少数几个强耦合的 TLS 主导，且 TLS 的频率会因电荷扩散或热激活而波动，导致量子比特频率和相干时间不稳定，严重影响量子处理器的校准和稳定性。
• 目标： 开发一种方法，能够在表面定位单个 TLS 的具体位置，并确定其电偶极矩，从而指导量子比特设计和制造工艺的改进。

2. 方法论 (Methodology)

研究团队提出了一种基于**原位电场调谐（In-situ E-field tuning）和三角测量（Trilateration）**原理的 TLS 定位方法。

• 样品设计：
  • 使用基于 XMon 设计的 Transmon 量子比特，包含一个十字形岛（Island）和 DC-SQUID（由两个约瑟夫森结组成）。
  • 关键创新： 在量子比特岛周围集成了四个片上栅极电极（Gate Electrodes, 标记为 $\alpha, \beta, \gamma, \delta$）。这些电极用于在芯片表面产生局部的直流（DC）电场。
• 探测原理（TLS 交换谱）：
  • 利用 TLS 交换谱（TLS swap spectroscopy）技术。当量子比特频率与 TLS 共振频率匹配时，量子比特的能量弛豫时间 $T_1$ 会出现极小值。
  • 通过扫描量子比特频率并监测 $T_1$，可以探测到 TLS 的共振频率。
• 定位算法（三角测量）：
  • 原理： TLS 的共振频率 $\omega_{TLS}$ 受局部电场 $E$ 影响（公式：$\omega_{TLS} = \sqrt{\Delta^2 + (\epsilon + 2\mathbf{p}\cdot\mathbf{E})^2}/\hbar$）。
  • 操作： 依次对四个栅极电极施加不同的直流电压，改变局部电场，从而“调谐”TLS 的频率。
  • 计算： 测量 TLS 对不同电极的响应强度（调谐斜率 $\gamma_i$）。由于电场强度随距离衰减，不同电极的响应强度比值反映了 TLS 与各电极的相对距离。
  • 求解： 将测量得到的响应强度比值与模拟的直流电场分布进行对比，通过最小化残差和（$\sigma$），反推出 TLS 在芯片表面的 $(x, y)$ 坐标。
  • 假设验证： 研究证实，在电极边缘附近（TLS 主要分布区），不同电极产生的电场方向与量子比特的交流电场方向基本平行，使得电偶极矩 $\mathbf{p}$ 在比值计算中可以被消去，从而无需预先知道 $\mathbf{p}$ 的大小即可定位。

3. 关键贡献 (Key Contributions)

1. 首创单 TLS 定位技术： 成功实现了对超导量子比特表面单个 TLS 缺陷位置的精确映射，无需机械扫描（区别于扫描探针显微镜）。
2. 揭示 TLS 分布异常： 发现绝大多数可探测的表面 TLS 并非分布在占据最大表面积和电场能量的平板电容区域，而是集中在**约瑟夫森结的引线（Leads）**上。
3. 工艺相关性分析： 证实了通过**剥离工艺（Lift-off）和阴影蒸发（Shadow Evaporation）**制造的约瑟夫森结引线区域，其 TLS 密度显著高于通过干法刻蚀（Subtractive etching）制造的电容区域。
4. 参数提取： 能够同时提取单个 TLS 的位置、电偶极矩大小以及与量子比特的耦合强度。

4. 实验结果 (Results)

• 样本数据： 在一个量子比特样品中，成功定位了 55 个 可探测的表面 TLS。
• 空间分布统计：
  • 约瑟夫森结引线（SQUID leads）： 约 58-59% 的 TLS 位于此处。
  • 量子比特岛边缘（Island edges）： 约 27%。
  • 接地平面边缘（Ground plane edges）： 约 14%。
• 密度增强效应： 考虑到约瑟夫森结引线区域的电场能量参与度（EPR）远低于电容区域，但 TLS 数量却占主导，计算表明约瑟夫森结引线区域的 TLS 面密度大约是电容区域的 2 倍。
• 物理参数：
  • 测得 TLS 的电偶极矩中值约为 $p_{\parallel} \approx 1.12 \pm 0.12 \, e\cdot\text{\AA}$，与文献报道一致。
  • 定位精度估计约为 6 $\mu$m，主要受限于电场梯度和测量噪声。
• 验证： 通过改变检测阈值（$E_{min}$）进行多次分析，TLS 在 SQUID 引线处的聚集现象依然稳健，排除了随机分布的可能性。

5. 科学意义与影响 (Significance)

• 指导制造工艺改进： 研究直接指出了剥离工艺（Lift-off）和阴影蒸发是引入高密度 TLS 缺陷的关键环节。这为改进约瑟夫森结的制造流程（如优化光刻胶残留去除、改进界面粗糙度）提供了明确方向。
• 优化电路设计： 证实了约瑟夫森结引线是量子比特损耗的关键来源。这支持了使用**导线锥度技术（Wire-tapering）**来稀释电场，或减小剥离结构尺寸的设计策略，以延长 $T_1$ 时间。
• 主动退相干抑制： 该方法不仅用于诊断，还展示了通过栅极电压主动调谐 TLS 频率，使其远离量子比特共振频率，从而主动抑制退相干的潜力。
• 通用性： 该方法适用于各种类型的超导量子比特（如 Flux, Phase, Transmon），且可扩展到大规模量子处理器中，用于快速识别和定位关键电路区域的缺陷，无需对大量不同设计的量子比特进行平均统计。

总结：
这项工作通过创新的片上栅极电场调谐技术，首次实现了超导量子比特表面 TLS 缺陷的“可视化”定位。研究结果颠覆了以往认为电容区域是主要损耗源的认知，揭示了约瑟夫森结引线处因特定制造工艺导致的缺陷富集问题，为下一代高相干性超导量子处理器的材料选择和工艺优化提供了至关重要的实验依据。