Lyra: A Hardware-Accelerated RISC-V Verification Framework with Generative Model-Based Processor Fuzzing

本文提出了 Lyra，一种结合 FPGA 硬件加速与语义感知生成模型（LyraGen）的 RISC-V 验证框架，通过并发执行和高质量指令序列生成，显著提升了覆盖率并大幅加速了验证收敛速度。

要点

这篇论文介绍了一个名为 Lyra 的新系统，它的任务是给现代电脑芯片（特别是 RISC-V 架构的处理器）做“体检”和“压力测试”，以发现其中的设计漏洞。

为了让你轻松理解，我们可以把芯片验证的过程想象成训练一只寻找宝藏的猎犬，而 Lyra 就是那个超级聪明的训练师和训练场。

1. 以前的痛点：笨办法和慢动作

在 Lyra 出现之前，验证芯片主要有两个大麻烦：

• 太慢了（软件模拟的瓶颈）：
  以前的方法就像是在用算盘去跑超级计算机的模拟。工程师们在普通的电脑软件里运行测试，每跑一步都要花很长时间。这就像是用蜗牛的速度去跑马拉松，效率极低。
• 太盲目了（随机生成的缺陷）：
  以前的测试工具（Fuzzing）就像是一个喝醉的猴子在键盘上乱敲。它会随机生成指令，希望能碰巧触发芯片的某个隐藏错误。
  • 比喻： 想象你要测试一扇复杂的防盗门。醉猴子的方法是随机乱按密码，虽然按得够多，但很难按出那种“先按 A，再按 B，同时按住 C"这种有逻辑的复杂组合。它只能发现表面的问题，却很难发现深藏在门后机关里的致命漏洞。

2. Lyra 的解决方案：AI 大脑 + 超级跑道

Lyra 提出了一个“双管齐下”的绝妙方案，结合了人工智能（AI）和硬件加速。

A. 聪明的训练师：LyraGen（AI 模型）

Lyra 训练了一个专门的 AI 模型，叫 LyraGen。

• 它不是瞎猜： 这个 AI 不像醉猴子那样乱按。它像是一个精通密码学的老侦探。它学习了 RISC-V 指令集的所有规则（语义），知道什么样的指令组合是合法的，什么样的组合能触发复杂的逻辑。
• 比喻： 如果醉猴子是乱按密码，LyraGen 就是根据门的设计图纸，专门设计那些最难解的“逻辑锁”来测试门。它能生成有质量、有逻辑的测试指令，直接攻击芯片最薄弱的环节。

B. 超级跑道：FPGA 硬件加速

Lyra 不再用普通的电脑软件来运行测试，而是把测试场搬到了 FPGA（现场可编程门阵列） 上。

• 并行双跑： 在 FPGA 上，Lyra 同时运行两个东西：一个是待测试的芯片设计（DUT），另一个是标准的参考模型（REF）。
• 实时裁判： 它们像两个短跑运动员在跑道上并排跑。FPGA 里的硬件裁判会实时对比两者的每一步动作。如果芯片跑偏了（出错了），裁判立刻就能发现。
• 比喻： 以前是用算盘算结果（慢），现在是用F1 赛车在专业赛道上跑（快）。而且，Lyra 把整个测试过程（生成指令、运行、检查）都搬到了这个高速赛道上，速度提升了成千上万倍。

3. 它是如何工作的？（三个步骤）

1. 训练阶段（学习规则）：
   Lyra 先让 AI 在“模拟赛道”上学习。它观察什么样的指令能覆盖更多的芯片功能（就像猎犬学会了哪些路径有宝藏）。AI 学会了如何把指令拆解成一个个“积木块”（Token），并理解它们之间的逻辑关系。
2. 生成阶段（出题）：
   训练好的 AI 开始出题。它不再是随机生成，而是根据刚才学到的“覆盖地图”，专门生成那些能触发芯片深层逻辑的复杂指令序列。
3. 执行与修正（实战）：
   • 安检员： AI 生成的指令可能会有一些小瑕疵（比如地址不对）。Lyra 有一个“安检员”模块，会快速检查并修正这些错误，确保指令合法。
   • 高速测试： 修正后的指令被送入 FPGA 跑道。芯片和参考模型同时高速运行，硬件实时比对。
   • 反馈循环： 如果发现了新的功能点（覆盖率提升），这个信息会立刻反馈给 AI，让它下次生成更难的题目。

4. 效果有多惊人？

论文中的实验数据非常震撼：

• 速度提升： 相比以前最先进的软件方法，Lyra 的端到端验证速度提升了 107 倍到 3343 倍！
  • 比喻： 以前跑完一场测试需要跑一年，现在 Lyra 只需要跑一天甚至几小时。
• 发现更多漏洞： 在同样的测试时间内，Lyra 发现的芯片功能覆盖率高出了 27%。这意味着它能挖出更多深藏的“地雷”。
• 更省力： 以前为了覆盖一个难点，可能需要生成几百万个随机指令；Lyra 只需要很少的、高质量的指令就能达到同样的效果。

总结

Lyra 就像是为芯片验证配备了一位“全知全能的 AI 教练”和一条“光速跑道”。

它不再依赖笨拙的随机尝试，而是用 AI 理解芯片的“语言”，生成高智商的测试题；同时利用 FPGA 硬件让测试过程快如闪电。这不仅大大降低了芯片开发的成本和时间，也让未来的开源芯片（如 RISC-V）更加安全可靠。

技术摘要

Lyra：基于生成式模型与硬件加速的 RISC-V 验证框架技术总结

1. 研究背景与问题 (Problem)

随着处理器设计复杂度的提升，芯片验证已成为开发周期中的主要瓶颈（消耗约 70% 的开发精力）。现有的验证方法面临两大核心挑战：

• 软件模拟性能低下：传统验证流程（激励生成、测试执行、覆盖率收集）完全依赖软件模拟，执行频率通常仅为几十 kHz，导致端到端验证成本极高。
• 测试激励质量不足：
  • 传统随机测试：依赖人工经验构建约束随机（CR）测试，难以覆盖复杂的边界情况。
  • 现有软件模糊测试（Fuzzing）：虽然引入了覆盖率反馈，但主要依赖盲目的位翻转（bit flips）等随机变异。由于缺乏对指令语义（Instruction Semantics）的深层理解，生成的指令序列往往缺乏逻辑连贯性，难以触发深层的微架构状态，导致覆盖率收敛缓慢且困难。

2. 方法论 (Methodology)

Lyra 提出了一种异构验证框架，结合了硬件加速与领域专用的生成式模型，旨在同时解决性能和语义理解问题。

2.1 整体架构

Lyra 是一个 GPU-CPU-FPGA 协同的异构系统：

• GPU：运行生成式模型（LyraGen），负责生成高质量的指令流。
• FPGA SoC：同时运行被测设计（DUT）和参考模型（REF）。DUT 运行在可编程逻辑（PL）上，参考模型运行在硬化的 ARM 处理器上。
• CPU：负责模型生成指令的后处理（如合法性检查、地址修正）及数据后处理。

2.2 核心组件

A. 训练阶段：LyraGen 模型

• 基座模型：基于 OPT-125M 进行重新训练。
• 新型指令编码（Tokenization）：
  • 将 RISC-V 指令重新编码为语义感知的 Token 序列（如操作码、功能码、寄存器、立即数分段等），而非简单的二进制位。
  • 这种编码方式让模型能够理解指令的结构和语义，而非仅仅学习字符模式。
• 监督学习策略：
  • 构建 <指令，覆盖率> 配对数据集。
  • 利用软件模糊测试器在 CPU 上生成初始指令，在 FPGA 上执行并收集覆盖率，形成训练数据。
  • 模型学习在给定覆盖率状态下生成能提升覆盖率的高质量指令序列，避免了强化学习的不稳定性。

B. 推理阶段：验证流程

1. 指令生成：LyraGen 生成 Token 序列。
2. 后处理与过滤：
   • 指令合法性检查：将 Token 重组为指令，检查是否符合 RISC-V 规范。若非法，尝试基于二进制相似度修复或直接丢弃。
   • 地址修正模块：针对内存访问指令，利用 ISA 模拟器检测地址越界或对齐错误。若发现错误，自动调整偏移量或插入 auipc/addi 指令序列来修正地址，确保执行不中断。
3. 硬件执行与差分检查：
   • 修正后的指令加载到 FPGA 上的 DUT 和参考模型同时执行。
   • 硬件差分检查器在指令级实时比对执行结果。
4. 覆盖率收集与反馈：
   • 基于寄存器覆盖率（Register Coverage）指标，直接在 FPGA 上收集覆盖率数据。
   • 覆盖率数据反馈给 LyraGen，指导下一轮指令生成，形成自动化闭环。

3. 主要贡献 (Key Contributions)

1. 首个异构 GPU-CPU-FPGA 协同验证框架：将测试执行、差分检查和覆盖率收集完全卸载到硬件（FPGA），同时利用生成式模型进行高效激励生成。
2. 领域专用生成模型 (LyraGen)：
   • 设计了新颖的 RISC-V 指令 Token 化方案。
   • 通过监督学习训练出具备语义感知能力的模型，能生成逻辑严密、语义丰富的指令序列，显著加速覆盖率收敛。
3. 高效的验证闭环：实现了从指令生成、合法性修正到硬件执行的全流程自动化，解决了传统模糊测试中语义盲点和软件模拟性能瓶颈的问题。

4. 实验结果 (Results)

实验在 RISC-V RocketCore 处理器上进行，对比了最先进的软件模糊测试工具 DifuzzRTL 和 Cascade。

• 覆盖率提升：
  • 在相同指令数量下，Lyra 的覆盖率比 Cascade 高 1.21 倍，比 DifuzzRTL 高 1.94 倍。
  • 在收敛阶段（800 万条指令），Lyra 仍比基线方法高出 1.27 倍。
  • 引入地址修正模块后，覆盖率提升最高可达 1.96 倍。
• 端到端性能加速：
  • 达到 40,000 个覆盖率点，Lyra 仅需 115.2 秒。
  • 相比 Cascade（6610.9 秒）加速 57.4 倍。
  • 相比 DifuzzRTL（207,048.2 秒）加速 1797.3 倍。
  • 使用 FP16 精度推理时，最大加速比可达 3343 倍。
• 收敛难度 (DCV)：
  • 定义指标 $DCV = \Delta Inst / \Delta Cov$（每单位覆盖率增长所需的指令增量）。
  • 在 40K 覆盖率时，Lyra 的 DCV 为 291.5，远低于 Cascade (2947.0) 和 DifuzzRTL (5607.6)，表明 Lyra 在深层状态探索上具有显著优势，收敛难度更低。
• 吞吐量：
  • Lyra (FP16) 的系统吞吐量达到 11,990.5 条指令/秒，是 Cascade 的 89.5 倍，DifuzzRTL 的 89.5 倍（原文此处数据可能有误，应为 DifuzzRTL 的约 89.5 倍，Cascade 的 8.65 倍）。

5. 意义与价值 (Significance)

• 突破性能瓶颈：通过将验证核心移至 FPGA，彻底解决了软件模拟速度慢的问题，使大规模处理器验证变得可行且高效。
• 解决语义盲区：利用大语言模型（LLM）技术理解指令语义，克服了传统模糊测试“盲目变异”的缺陷，能够更智能地探索复杂的微架构状态。
• 降低验证成本：大幅缩短了验证周期，降低了人力和计算资源成本，对于开源 RISC-V 生态及复杂芯片的快速迭代具有重要意义。
• 技术范式创新：展示了将生成式 AI 与硬件加速验证相结合的巨大潜力，为未来芯片验证提供了新的技术路线。