Each language version is independently generated for its own context, not a direct translation.
这篇论文介绍了一个名为 LLM4PQC 的聪明工具，它就像是一位**“超级翻译官”兼“建筑监理”**，专门负责把复杂的“后量子密码学”（PQC）软件代码，自动转换成能在芯片上运行的硬件设计图。
为了让你更容易理解，我们可以用几个生活中的比喻来拆解这项技术：
1. 背景：为什么要做这件事？
想象一下，未来的量子计算机就像是一台**“超级黑客”**，它能轻易破解我们现在用的 RSA 或 ECC 加密锁（就像用万能钥匙开老式挂锁）。为了防御，科学家发明了一种新的“超级锁”（后量子密码算法，PQC）。
- 现状的痛点：这些新锁的“设计图纸”（参考代码）是用 C 语言写的，就像是一份给软件工程师看的“食谱”，写得非常详细、灵活，但不能直接用来盖房子（不能直接变成硬件芯片）。
- 传统做法：以前，要把这份“食谱”变成“房子”，需要一群经验丰富的硬件建筑师（工程师）手动把食谱里的每一行都重新改写，变成适合盖房子的“施工蓝图”（HLS 代码）。这非常耗时、费力，而且容易出错。
2. 核心方案：LLM4PQC 是什么？
LLM4PQC 就是一个由人工智能（大语言模型）驱动的自动化流水线。它的目标不是让 AI 直接“猜”出房子怎么盖，而是让 AI 学会如何把“食谱”修改成“施工蓝图”。
它的工作流程就像是一个**“四步走”的装修队**：
第一步：挑选核心任务（提取子程序）
- 比喻：一份完整的食谱有几百页，但盖房子只需要关注“砌墙”和“铺地板”这两个核心环节。
- 做法：AI 先阅读整个代码，找出那些最耗时、最需要加速的核心功能（比如数学变换、采样等），只把这些部分拿出来单独处理，其他的交给软件去跑。
第二步：清理“违禁品”（预处理）
- 比喻：软件代码里有很多“违禁品”，比如“动态买砖头”（动态内存分配）或者“现场算砖头颜色”（运行时初始化常数表）。硬件工厂（芯片）只接受“预先切好的标准砖块”（静态数组）和“印好的固定图纸”（编译时常数）。
- 做法：AI 充当**“质检员”，自动把这些软件特有的、硬件不认的写法，全部改写成硬件能懂的格式。如果改错了，它会收到报错，然后自我修正**，直到改对为止。
第三步：生成蓝图并优化（生成与探索）
- 比喻：现在有了干净的原料，AI 开始画施工蓝图。但它不只是画一种，它会尝试**“画很多种方案”**（设计空间探索）。
- 方案 A：房子建得紧凑，省材料（面积小），但走路慢（速度慢）。
- 方案 B：房子建得宽敞，材料多，但走路快。
- 做法：AI 不断尝试不同的“施工技巧”（比如把工序并行化），并让工具去模拟测试。如果工具说“这个方案太费砖头了”，AI 就调整策略，直到找到性价比最高的那个方案。
第四步：验收与交付（综合与验证）
- 比喻：蓝图画好了，要拿去盖房子（合成），然后还要**“试住”**（仿真验证）。
- 做法：系统会自动生成测试题，检查盖出来的房子是不是和原来的“食谱”味道一样（功能正确）。只有通过了所有测试，才算是成功交付。
3. 成果如何？（实验结果）
研究人员用这个工具处理了 NIST（美国国家标准与技术研究院）发布的几种顶级加密算法（Kyber, Dilithium, Falcon）。
- 省力：以前需要工程师手动折腾几天甚至几周，现在 AI 自动跑，大大减少了人工干预。
- 省钱（省面积）：AI 生成的芯片设计，占用的芯片面积（LUTs/FFs）比很多人工手写的还要小。就像 AI 设计的房子，虽然可能稍微慢一点，但它把每一寸空间都利用得极其极致，非常紧凑。
- 速度：虽然 AI 设计的版本在速度上可能不如顶级专家手工优化的那么快（因为 AI 倾向于保守、紧凑的设计），但它已经超越了之前其他 AI 尝试的结果，并且完全能跑通。
4. 总结与启示
这篇论文告诉我们：
- AI 不是万能的：直接让 AI 写硬件代码会失败，因为它不懂硬件的“规矩”。
- AI 是优秀的“翻译”和“优化师”：如果我们给 AI 一个**“反馈循环”**（告诉它哪里错了，让它改），它就能把复杂的软件代码完美地翻译成高效的硬件代码。
一句话总结：
LLM4PQC 就像是一个不知疲倦的 AI 建筑监理，它把软件工程师写的“灵活食谱”，自动清洗、改写、优化，最终变成了一栋栋既省材料又结实的“硬件大楼”，让我们能更快地用上对抗量子黑客的安全芯片。
Each language version is independently generated for its own context, not a direct translation.
LLM4PQC 论文技术总结
1. 研究背景与问题定义 (Problem)
随着量子计算的发展，传统的 RSA 和 ECC 加密方案面临威胁，NIST 正在标准化后量子密码（PQC）算法（如 Kyber, Dilithium, Falcon）。然而，PQC 的硬件实现面临巨大挑战：
- 开发周期长与门槛高：传统硬件设计需要从寄存器传输级（RTL）手动构建架构，需要深厚的微架构和优化知识，导致硬件研发滞后于软件算法的进步。
- 从 C 代码到 HLS 的转换瓶颈：NIST 发布的 PQC 参考代码是面向软件移植性和正确性的 C 代码，而非面向硬件综合（HLS）。直接将其转换为可综合的 HLS-C 代码极其困难，主要障碍包括：
- 不可综合的数学库调用：如
math.h 中的 sin, cos, sqrt 等函数。
- 浮点运算：参考代码大量使用
float/double，而 HLS 工具对浮点支持有限或需复杂的定点化转换。
- 运行时初始化：常量表（如 FFT 的旋转因子）在运行时计算并初始化，无法在编译期生成 ROM。
- 复杂数据结构与动态内存：使用
struct、union 和 malloc 等动态分配，难以映射到硬件接口和静态内存。
- 现有 LLM 的局限性：虽然大语言模型（LLM）在通用编程上表现优异，但直接用于硬件设计时，缺乏对 HLS 约束的感知，且缺乏有效的反馈机制来修正生成的代码。
2. 方法论 (Methodology)
论文提出了 LLM4PQC，一个基于反馈驱动的 LLM 框架，旨在将 PQC 参考代码自动转换为可综合的 HLS-C 代码，并生成验证后的 RTL。该框架包含四个核心阶段（如图 1 所示）：
A. PQC 子程序提取 (Subroutine Extraction)
- 策略：不转换整个系统，而是利用 LLM 识别并提取性能关键的计算内核（如 NTT、采样器、FFT）。
- 验证基础设施：LLM 同时生成独立的验证环境，包括已知答案测试（KATs）和测试平台，确保提取的子程序在 C 级别的功能正确性。
B. HLS 预处理 (HLS Preprocessing)
在送入 HLS 工具前，通过 LLM 对 C 代码进行自动化重构，解决“不可综合”问题：
- 静态内存映射：将
malloc 和 memcpy 等动态内存调用转换为编译期已知的静态数组分配。
- 初始化移除：识别并移除运行时初始化常量表的逻辑。LLM 生成一个运行器程序在 C 级别计算这些常量，将其导出为
const 数组，替换原代码中的初始化逻辑，使 HLS 工具能推断出 ROM。
C. HLS-C 生成与设计空间探索 (HLS-C Generation & DSE)
- 核心工具：集成 C2HLSC 工具（结合 Catapult HLS）和 LLM。
- 结构感知提示：针对用户自定义结构体（
struct），LLM 被提示将其“解包”为原始数据类型（primitive types），以符合 HLS 工具的限制。
- 迭代优化：
- 反馈循环：如果编译或仿真失败，错误信息被反馈给 LLM 进行修正。
- DSE（设计空间探索）：LLM 根据综合工具反馈的面积和延迟指标，自动引入 HLS 编译指示（Pragmas），如循环展开（unrolling）和流水线（pipelining），以优化 PPA（性能、功耗、面积）。
D. 综合与验证 (Synthesis & Verification)
- 生成的代码在 Catapult 中进行综合，生成 RTL。
- 利用 C 级别的 KAT 测试用例自动生成 RTL 测试平台，进行端到端的仿真验证，确保行为与参考 C 代码一致。
3. 主要贡献 (Key Contributions)
- LLM 驱动的预处理流水线：专门针对 PQC 代码中的 HLS 障碍（动态内存、运行时初始化、复杂结构体）设计了自动化的 C 代码转换策略。
- 结构化反馈驱动工作流：建立了一个闭环系统，将 C 编译、仿真和 HLS 综合的错误/性能指标反馈给 LLM，实现代码的迭代优化，而非一次性生成。
- 实证案例研究：在 NIST 标准的 PQC 算法（Kyber, Dilithium, Falcon）及其核心原语（NTT, 采样器，FFT）上进行了全面评估，验证了框架的有效性。
4. 实验结果 (Results)
研究在 ASIC (Nangate 45nm) 和 FPGA (Xilinx Artix-7, XCZU7EV) 平台上进行了评估，选取了 Kyber-NTT, Dilithium-NTT, Falcon-NTT, Falcon-Sampler, Falcon-FFT 五个基准。
- 成功率与自动化效率：
- Kyber-NTT, Dilithium-NTT, Falcon-FFT 的 HLS 综合成功率达到 100%。
- Falcon-NTT 成功率为 70%，Falcon-Sampler 为 40%（主要受限于复杂的浮点采样逻辑和动态行为）。
- 平均每次成功运行仅需约 6-7 次 HLS 综合尝试，显著减少了人工调试时间。
- 硬件性能 (PPA)：
- 面积优势：LLM4PQC 生成的设计在 LUT 和 FF 资源利用率上往往优于手工优化的基线设计（例如，Kyber-NTT 的 LUT 数仅为手工设计的 3% 左右）。
- 延迟权衡：由于 LLM 倾向于生成紧凑的串行结构而非激进的并行展开，生成的设计在延迟（Latency）上通常高于手工优化设计（例如 Falcon-FFT 延迟从 15.3µs 增加到 430µs）。
- 对比 SOTA：与之前的 LLM 辅助工作 [18] 相比，LLM4PQC 在 Falcon-Sampler 的延迟上表现更好（0.39µs vs 0.73µs），且在资源利用率上更具优势。
- 验证：所有通过的设计均通过了 1000 个 KAT 测试用例的 RTL 仿真验证，确保了功能正确性。
5. 意义与结论 (Significance & Conclusion)
- 降低硬件设计门槛：LLM4PQC 证明了利用 LLM 可以将复杂的 PQC 软件参考代码自动转化为可综合的硬件加速器，大幅降低了硬件设计所需的领域专业知识门槛。
- 效率与质量的平衡：虽然生成的硬件在延迟上可能不如顶级手工优化设计，但在**资源利用率（面积）**上表现出色，且开发效率极高。这对于快速原型设计和资源受限的嵌入式场景尤为重要。
- 反馈机制的关键性：研究强调，单纯的 LLM 代码生成是不够的，必须结合编译、仿真和综合的反馈驱动循环，才能解决硬件设计中的复杂约束问题。
- 未来方向：未来的工作包括引入更智能的 Agent 机制、针对 HLS 数据集微调 LLM、利用检索增强生成（RAG）查询验证过的 HLS 模式，以及开发预综合的 PPA 预测模型以加速设计空间探索。
总结：LLM4PQC 为后量子密码硬件的自动化合成提供了一条强大且高效的途径，成功解决了从软件参考实现到硬件加速器的转化瓶颈，展示了 LLM 在电子设计自动化（EDA）领域的巨大潜力。