Wrong Code, Right Structure: Learning Netlist Representations from Imperfect LLM-Generated RTL

该论文提出了一种利用大语言模型生成的功能不完备但结构正确的 RTL 代码来构建合成数据集的新框架，有效突破了电路网表示学习中真实标注数据稀缺的瓶颈，并证明了由此训练的模型在子电路边界识别和组件分类等任务上能媲美甚至超越基于高质量数据的现有方法。

要点

这篇论文讲述了一个非常有趣且反直觉的故事：即使代码是“错”的，只要结构是“对”的，我们依然能从中学习到宝贵的知识。

为了让你轻松理解，我们可以把这篇论文的核心思想比作**“教一个新手厨师识别菜谱”**。

1. 遇到的难题：没有足够的“完美菜谱”

在芯片设计（也就是制造电脑大脑的蓝图）的世界里，工程师们想训练人工智能（AI）去自动识别芯片里的各个功能模块（比如哪里是加法器，哪里是乘法器）。

• 现状：这就像教 AI 认菜。但是，真正的芯片设计图纸（RTL 代码）都被大公司当作**商业机密（IP）**锁在保险柜里，而且给这些图纸贴上“这是加法器”的标签非常昂贵且耗时。
• 结果：AI 只能吃到很少的“完美菜谱”，导致它学艺不精，遇到复杂的真实芯片就认不出来了。

2. 新的尝试：用 AI 生成“带错别字的菜谱”

既然没有足够的完美菜谱，作者们想到了用**大语言模型（LLM）**来帮忙。大语言模型很擅长写代码，可以瞬间生成成千上万个芯片设计。

• 问题：但是，AI 生成的代码经常有功能错误。
  • 比喻：就像让一个刚学做饭的 AI 厨师写菜谱。它可能会写：“把盐放 100 斤”（功能错了，菜会咸死），或者“先放火再放油”（逻辑错了）。
  • 以前大家觉得这种“带错别字”的菜谱没用，直接扔掉了。

3. 核心发现：虽然味道不对，但“摆盘”是对的！

作者们发现了一个惊人的秘密：虽然 AI 生成的菜谱在“味道”（功能）上是错的，但在“摆盘”和“结构”上，却和真正的名厨菜谱惊人地相似。

• 比喻：
  • 名厨菜谱（真实芯片）：切菜、炒菜、装盘，步骤清晰。
  • AI 菜谱（生成代码）：它可能把盐放多了（功能错），或者把糖当成了盐（逻辑错）。但是，它依然知道“先切菜，再下锅，最后装盘”这个结构顺序。
  • 结论：只要 AI 学会了识别这种“结构顺序”，它就能认出这是道“炒菜”，哪怕它不知道具体的盐量是多少。

4. 解决方案：一套“去粗取精”的流水线

基于这个发现，作者设计了一套**“三步走”**的框架，把“带错别字的菜谱”变成训练 AI 的宝贵教材：

1. 疯狂生成（大锅炖）：
   让 AI 根据简单的功能描述，生成海量的芯片代码。哪怕代码有 bug，只要它能被编译成芯片图纸（网表），就先留着。

   • 比喻：让 AI 厨师一口气做 1000 道菜，不管咸淡，只要是个“炒菜”的样子就行。

2. 双重过滤（挑拣员）：
   这 1000 道菜里肯定有很多不能吃的。作者设计了两个筛选机制：

   • 结构相似度筛选：把 AI 做的菜和标准菜谱对比。如果“摆盘结构”太离谱（比如把炒菜做成了汤），就扔掉；如果结构像，就留下。
   • 架构投票机制：为了让 AI 见识更多样的做法（比如有的用铁锅炒，有的用砂锅炖），让 AI 自己当评委，选出那些结构独特且合理的“创新菜”。
   • 比喻：就像挑拣员，把那些完全不像炒菜的（结构不对）扔掉，把那些虽然咸了但确实是炒菜的（结构对）留下来，还要特意保留一些“创新做法”的菜，让 AI 见识更多样性。

3. 训练 AI（尝菜教学）：
   用这些经过筛选的、结构正确的“带错菜谱”来训练 AI。

   • 比喻：告诉 AI：“看，虽然这道菜盐放多了，但你看它切菜、下锅的顺序，这就是‘炒菜’的特征！”

5. 最终效果：青出于蓝

实验结果表明，用这套方法训练出来的 AI：

• 不仅认得准：它能准确地在复杂的真实芯片图纸中，把“加法器”、“乘法器”甚至整个"CPU 核心”圈出来。
• 甚至更强：它的表现比那些只用少量“完美菜谱”训练出来的 AI 还要好，或者至少一样好。
• 打破瓶颈：它解决了芯片领域“数据太少”的千古难题，让 AI 不再依赖昂贵的真实数据，而是学会了从海量“不完美但结构正确”的数据中自我进化。

总结

这篇论文的核心思想就是：不要因为有瑕疵就全盘否定。 在芯片设计领域，即使 AI 生成的代码功能有错，只要它保留了正确的结构骨架，我们就应该利用起来。这就像教孩子认字，哪怕他写错了笔画，只要字的结构是对的，我们依然可以教他认出这个字。

这种方法不仅省钱（不需要昂贵的标注数据），而且让 AI 见识了更多样的设计结构，变得更强壮、更聪明。

技术摘要

这是一份关于论文《Wrong Code, Right Structure: Learning Netlist Representations from Imperfect LLM-Generated RTL》（错误的代码，正确的结构：从不完美的 LLM 生成 RTL 中学习网表表示）的详细技术总结。

1. 研究背景与问题 (Problem)

核心痛点：电路表示学习中的数据稀缺性

• 现状： 网表（Netlist）表示学习对于 IP 盗版检测、功能理解、逆向工程和硬件安全审计等下游任务至关重要。现有的基于数据驱动的方法（如监督学习和自监督对比学习）严重依赖高质量的标注数据。
• 瓶颈： 真实的电路设计受知识产权（IP）保护，难以获取；人工标注成本极高且耗时。这导致现有研究局限于小规模、低多样性的基准测试（如 ISCAS-85），难以泛化到复杂的现实世界设计。
• LLM 的潜力与局限： 大语言模型（LLM）具备大规模生成 RTL 代码的能力，但生成的代码往往存在功能错误（Functional Incorrectness）。传统观点认为这些“错误”代码无法用于电路分析，且过滤出功能正确的样本成本过高。

关键洞察 (Key Observation)
尽管 LLM 生成的 RTL 在功能上可能是不完美的，但其综合后的网表（Synthesized Netlists）仍然保留了与预期功能高度相关的结构模式。即：结构特征在一定程度上与功能解耦，即使代码有 Bug，其生成的门级网表结构依然能反映设计意图。

---

2. 方法论 (Methodology)

作者提出了一个端到端的表示学习框架，利用 LLM 作为低成本、可扩展的数据生成器，将不完美的 LLM 生成 RTL 转化为高质量的训练数据。该框架包含三个核心阶段（如图 2 所示）：

3.2 电路数据增强 (Circuit Data Augmentation)

这是框架的基础，旨在从有限的输入（设计规范或现有 RTL）中生成大规模、多样化的网表数据集。

1. 基于 LLM 的 RTL 生成流水线：
   • 输入： 用户提供的功能规范，或将现有 RTL 转换为功能规范。
   • 生成策略： 采用自底向上（Bottom-up）的生成方式，确保子模块有完整的功能规范。引入综合器反馈循环（Synthesizer Feedback Loop），利用调试代理分析综合错误日志并修复设计，确保生成的 RTL 是可综合的（Synthesizable）。
2. 网表级过滤机制 (Netlist-level Filtering)：
   • 目的： 从功能错误的生成数据中筛选出结构可靠的样本。
   • 方法： 计算生成网表（$G_{gen}$）与黄金网表（$G_{gold}$）之间的结构相似度。利用图嵌入（Graph Embedding）和余弦相似度计算，设定阈值 $\tau$，剔除结构差异过大的样本。
   • 原理： 即使功能有误，LLM 生成的网表在结构上仍应保留目标功能的特征模式。
3. RTL 级架构投票机制 (RTL-level Architecture Voting)：
   • 目的： 增加架构多样性（如进位链加法器 vs. 超前进位加法器），防止模型过拟合单一实现。
   • 方法： 对于旨在探索不同架构实现的样本，不进行结构相似度过滤，而是利用 LLM 作为评估器，对一批生成的可综合设计进行投票，选出架构多样性和复杂度评分最高的样本（Top-k）。

3.3 网表表示学习 (Netlist Representation Learning)

• 图构建： 将网表转换为无向图 $G=(V, E)$，节点为逻辑门，边为连线。
• 特征提取： 为每个节点初始化特征向量，包含连接性（PI/PO）、功能类型（AND, XOR 等）和结构属性（入度/出度）。
• 模型训练： 采用 GraphSAINT 进行图采样和训练，使用消息传递机制（Message Passing）学习节点和图的嵌入表示。为了公平对比，复用了 GNN-RE 的核心架构。

3.4 下游任务 (Classification Tasks)

• 节点级分类： 识别扁平化网表中的子电路边界（Sub-circuit Boundary Identification）。
• 图级分类： 识别组件功能（Component Classification）。

---

3. 主要贡献 (Key Contributions)

1. 重新思考不完美 RTL 的价值： 通过综合研究证明，网表的结构特征对源 RTL 的功能错误具有内在的鲁棒性。这一发现为在硬件表示学习中使用“噪声监督”奠定了理论基础。
2. 高性价比的表示学习框架： 提出了首个系统利用功能不完美的 LLM 生成 RTL 进行电路表示学习的框架。相比人工标注或基于规则的增强，该方法仅需设计规范，数据准备成本降低了数个数量级，同时实现了更高的架构多样性。
3. 扩展到现实场景的可扩展性： 将任务范围从传统的算子级（Operator-level）扩展到了 IP 级（IP-level）。实验证明，在大规模噪声数据上训练的模型，其泛化能力可以媲美甚至超越依赖稀缺高质量标签的方法。

---

4. 实验结果 (Results)

实验在算子级子电路识别和 IP 级功能分区任务上进行了评估：

• 算子级子电路识别 (Operator-level)：

  • 在保持训练节点数量与基线（Baseline）一致的情况下，使用 LLM 增强数据（LLM-Aug-t2）训练的模型，其 F1-Macro 达到 93.79%，比基线（90.15%）提升了 3.64%。
  • 证明了高质量合成数据能有效丰富特征空间。

• 泛化能力评估 (Generalization)：

  • 在包含多种架构变体的算术模块测试集上，引入架构投票机制的模型（Voting）表现最佳（F1-Micro: 94.45%），显著优于未过滤的 LLM 原始数据（LLM-Raw）。
  • 证实了架构多样性对于模型泛化到未见过的实现至关重要。

• IP 级案例研究 (IP-Level Case Study)：

  • 场景： 使用 PicoRV32 的增强数据训练，在完全未见过的 NEORV32 SoC 上进行 CPU 核心边界识别。
  • 对比：
    • 基于规则的增强（Rule-Based）：F1 58.28%（误报率高）。
    • 原始 LLM 数据（LLM-Raw）：F1 60.44%。
    • 本文完整框架（LLM-Filtered）： F1 68.35%。
  • 结论： 结构过滤机制成功剔除了与 CPU 核心结构不相似的非核心组件，将精确率（Precision）从 58.90% 提升至 71.02%，显著提升了边界识别的准确性。

---

5. 意义与影响 (Significance)

• 打破数据瓶颈： 该工作为解决电路表示学习中长期存在的高质量标注数据稀缺问题提供了一条切实可行的路径。通过利用 LLM 的生成能力，将“错误”转化为“资源”。
• 架构多样性突破： 传统的基于逻辑重写或综合约束的数据增强方法只能产生拓扑变化，无法改变高层架构决策。LLM 能够生成不同架构实现（如不同的加法器结构），填补了这一空白，使模型能更好地适应现实世界中多样化的设计。
• 推动自动化EDA发展： 该框架展示了从自动化代码生成到下游分析任务的完整闭环，为未来的自动化硬件设计验证、安全审计和逆向工程提供了新的技术范式。

总结： 这篇论文的核心思想是“去伪存真”——利用 LLM 生成大量带有功能错误的 RTL，但通过综合和结构过滤，提取出其中蕴含的“正确结构”，从而训练出强大的电路表示模型，成功解决了行业内的数据匮乏难题。