LLM4PQC - Accurate and Efficient Synthesis of PQC Cores by Feedback-Driven LLMs

Die Arbeit stellt LLM4PQC vor, ein auf Feedback basierendes Framework, das mithilfe von Large Language Models Referenz-C-Codes für Post-Quanten-Kryptographie automatisch in synthetisierbaren HLS-Code umwandelt und durch mehrstufige Verifikation die manuelle Arbeitslast reduziert sowie die Hardware-Entwicklung beschleunigt.

Das Wesentliche

Stellen Sie sich vor, Sie haben einen genialen Kochrezeptbuch (den C-Code), das beschreibt, wie man ein komplexes Quantum-Sicherheitsgericht zubereitet. Dieses Rezept ist perfekt für Menschen geschrieben: Es ist klar, detailliert und funktioniert in der Küche (der Software).

Aber jetzt wollen Sie dieses Gericht nicht mehr von einem Koch zubereiten lassen, sondern von einer hochmodernen, vollautomatischen Roboter-Küche (Hardware-Chip). Das Problem? Der Roboter versteht das menschliche Rezept nicht. Er braucht eine ganz andere Sprache, eine Art "Maschinen-Blueprint", und er kann keine Zutaten kaufen, die erst während des Kochens nachbestellt werden müssen.

Das ist genau das Problem, das die Forscher mit LLM4PQC lösen wollen. Hier ist die Erklärung in einfachen Worten:

1. Das Problem: Der Übersetzungs-Chaos

Die neuen Verschlüsselungsmethoden (Post-Quantum-Kryptografie oder PQC), die unsere Daten vor zukünftigen Quantencomputern schützen sollen, sind in Software geschrieben. Um sie auf einem Chip laufen zu lassen, müssten Ingenieure das Rezept manuell umschreiben.

• Die Hürde: Das ist wie wenn Sie versuchen müssten, ein 1000-seitiges Kochbuch in eine Anleitung für einen 3D-Drucker zu übersetzen. Es dauert ewig, ist fehleranfällig und erfordert absolute Experten.
• Der Fehler: Oft enthält das Rezept Dinge, die der Roboter nicht kann (z. B. "Nimm eine Schüssel, die sich je nach Bedarf vergrößert" – Roboter brauchen festgelegte Größen).

2. Die Lösung: Der KI-Übersetzer mit "Rückkopplung"

Die Forscher haben LLM4PQC entwickelt. Stellen Sie sich das wie einen extrem klugen, aber noch lernenden KI-Assistenten vor, der als Architekt und Übersetzer arbeitet.

Der Prozess läuft in vier Schritten ab, ähnlich wie beim Bauen eines Hauses:

• Schritt 1: Die Auswahl (Extraktion)
  Nicht das ganze Haus muss neu gebaut werden. Der KI-Assistent schaut sich das Rezept an und sagt: "Okay, der Ofen und der Mixer sind die kompliziertesten Teile. Die machen wir zuerst." Er isoliert die wichtigsten Funktionen (wie die "NTT", eine spezielle mathematische Berechnung).

• Schritt 2: Das Aufräumen (Preprocessing)
  Hier wird das menschliche Rezept für den Roboter "umgeschrieben".

  • Beispiel: Wenn im Rezept steht "Kaufen Sie Milch, wenn sie leer ist" (dynamischer Speicher), sagt die KI: "Nein, wir stellen 5 feste Milchflaschen in den Schrank (statischer Speicher)."
  • Wenn dort steht "Berechne die Temperatur während des Kochens", sagt die KI: "Nein, wir berechnen das vorher und schreiben es auf einen Zettel (Konstanten)."
  • Warum? Der Roboter-Chip kann keine Entscheidungen "on the fly" treffen, er braucht feste Pläne.

• Schritt 3: Der Bau und die Prüfung (Der Feedback-Loop)
  Jetzt kommt der Clou: Die KI schreibt den Code für den Roboter. Aber sie ist nicht perfekt.

  • Sie gibt den Code an einen Simulator (einen "Testkessel").
  • Wenn der Testkessel sagt: "Fehler! Die Schüssel passt nicht!", schickt er die Fehlermeldung zurück zur KI.
  • Die KI sagt: "Ah, verstanden! Ich ändere die Schüsselgröße." und versucht es erneut.
  • Dieser Kreislauf (Schreiben -> Testen -> Korrigieren) läuft so lange, bis das Rezept perfekt funktioniert.

• Schritt 4: Der fertige Chip (Synthese)
  Wenn alles stimmt, wird aus dem Code ein echter Hardware-Plan (RTL), der direkt auf einen Chip geätzt werden kann.

3. Das Ergebnis: Schnell, aber manchmal etwas langsamer

Die Forscher haben das mit echten Rezepten (Kyber, Dilithium, Falcon) getestet.

• Der Gewinn: Was früher Monate an manueller Arbeit dauerte, geht jetzt viel schneller. Die KI kann viele verschiedene Designs ausprobieren, um zu sehen, welches am wenigsten Platz auf dem Chip braucht.
• Der Kompromiss: Die von der KI gebauten Chips sind oft sehr klein und sparsam (wie ein kompakter Kleinwagen). Manchmal sind sie aber nicht ganz so schnell wie ein von einem menschlichen Meisterhandwerker gebauter Sportwagen. Aber für die meisten Anwendungen ist das ein hervorragender Kompromiss zwischen Geschwindigkeit und Größe.

Zusammenfassung in einer Metapher

Stellen Sie sich vor, Sie wollen ein Haus bauen.

• Früher: Sie mussten jeden Stein selbst schleppen und jeden Nagel selbst einschlagen (manuelle Hardware-Entwicklung).
• Mit LLM4PQC: Sie geben dem Hausbauroboter das Architektenplan-Rezept. Der Roboter übersetzt es, prüft, ob die Wände stehen, und wenn eine Wand wackelt, korrigiert er sie sofort selbst. Er baut das Haus nicht perfekt (wie ein Meister), aber er baut es in Rekordzeit und nutzt die Materialien sehr effizient.

Fazit: Diese Arbeit zeigt, dass Künstliche Intelligenz nicht nur Texte schreiben kann, sondern auch komplexe Hardware-Chips für unsere digitale Sicherheit entwerfen kann – und das mit einer Art "Selbstkorrektur", die Fehler findet, bevor sie teuer werden.

Technische Zusammenfassung

1. Problemstellung

Die Implementierung von Post-Quantum-Kryptographie (PQC) in Hardware ist ein komplexer, hierarchischer Prozess, der derzeit an zwei wesentlichen Engpässen leidet:

• Manuelle Refaktorierung: PQC-Referenzimplementierungen liegen als portabler C-Code vor, der auf Korrektheit und Lesbarkeit optimiert ist, nicht jedoch auf Hardware-Synthese. Die Umwandlung in High-Level-Synthesis (HLS)-fähigen C-Code erfordert erheblichen manuellen Aufwand, um software-spezifische Konstrukte zu entfernen.
• HLS-Inkompatibilität: Referenzcodes enthalten oft nicht-synthesefähige Elemente wie dynamische Speicherallokation (malloc), Laufzeit-Initialisierung von Konstanten (z. B. Twiddle-Faktoren für FFT/NTT), komplexe Datenstrukturen (structs) und schwer zu synthetisierende mathematische Bibliotheksfunktionen (z. B. math.h, Gleitkomma-Arithmetik).
• Skalierbarkeit: Die manuelle Optimierung für komplexe PQC-Primitiven wie Number Theoretic Transform (NTT), Gaußsche Sampling (Falcon) und FFT ist zeitaufwendig und erfordert tiefes Fachwissen in Mikroarchitektur und Low-Level-Optimierung.

2. Methodik: Der LLM4PQC-Workflow

Das Paper stellt LLM4PQC vor, ein Framework, das Large Language Models (LLMs) nutzt, um Referenz-C-Code in synthesefähigen HLS-C-Code zu transformieren. Der Prozess ist feedback-gesteuert und besteht aus vier Phasen (siehe Abbildung 1 im Paper):

1. Extraktion von PQC-Subroutinen:

   • Statt den gesamten Code zu konvertieren, identifiziert das LLM (GPT-5.2) leistungskritische Kernel (z. B. NTT, Sampler, FFT).
   • Es extrahiert diese Funktionen mit minimalen Abhängigkeiten und generiert automatisch eine Verifikationsinfrastruktur (Known-Answer-Tests, KATs, Test-Harnesses), um die funktionale Äquivalenz zum Originalcode sicherzustellen.

2. HLS-Preprocessing (Vorverarbeitung):

   • Ziel ist die Beseitigung von „Synthese-Blockern" vor der eigentlichen HLS-Konvertierung.
   • Statisches Speichermanagement: Dynamische Allokation (malloc) wird durch statische Arrays ersetzt.
   • Entfernung der Laufzeit-Initialisierung: Routinen, die Konstantentabellen zur Laufzeit berechnen, werden durch eine Wrapper-Skript-Logik ersetzt, die die Werte zur Kompilierzeit berechnet und als const-Arrays in den Code einfügt.
   • Datenstruktur-Expansion: Komplexe structs werden in primitive Datentypen zerlegt, um die Kompatibilität mit HLS-Tools zu gewährleisten.

3. Generierung von HLS-C und Design-Space Exploration (DSE):

   • Der vorverarbeitete Code wird an das Tool C2HLSC (integriert mit Catapult HLS) übergeben.
   • Ein iterativer Feedback-Loop nutzt Fehlermeldungen aus der Kompilierung und Simulation, um das LLM anzuleiten, den Code schrittweise zu verbessern.
   • Für die Optimierung (Fläche vs. Latenz) werden automatisch HLS-Pragmas (z. B. Loop-Unrolling, Pipelining) eingefügt und basierend auf den PPA-Metriken (Power, Performance, Area) des Synthese-Tools angepasst.

4. Synthese und Verifikation:

   • Der generierte Code wird für ASIC (Nangate 45nm) und FPGA (Xilinx Artix-7, XCZU7EV) synthetisiert.
   • Eine End-to-End-Verifikation erfolgt durch den Vergleich der RTL-Ausgaben mit den C-Referenzmodellen unter Verwendung der KATs.

3. Wichtige Beiträge

Das Paper leistet drei wesentliche Beiträge:

1. LLM-gesteuerte Vorverarbeitung: Entwicklung von Techniken zur automatischen Transformation von C-Code, um spezifische HLS-Hürden (dynamischer Speicher, Laufzeit-Initialisierung, komplexe Strukturen) zu überwinden.
2. Strukturierter Feedback-Workflow: Ein vollständig integrierter, automatisierter Hardware-Design-Loop, der LLMs mit HLS-Tools (C2HLSC, Catapult) verbindet. Fehlermeldungen und PPA-Ergebnisse fließen direkt in die nächste Iteration des LLMs ein.
3. Empirische Fallstudie: Eine umfassende Evaluation an etablierten NIST-PQC-Algorithmen (Kyber, Dilithium, Falcon), einschließlich ihrer komplexesten Primitiven (NTT, Sampler, FFT).

4. Ergebnisse

Die Fallstudie umfasste fünf Benchmarks: Kyber-NTT, Dilithium-NTT, Falcon-NTT, Falcon-Sampler und Falcon-FFT.

• Erfolgsrate:
  • Kyber-NTT, Dilithium-NTT und Falcon-FFT erreichten eine 100%ige Erfolgsrate bei der Synthese.
  • Falcon-NTT erreichte 70% und der komplexe Falcon-Sampler 40%, was die Schwierigkeit bei der Handhabung von Gleitkomma-Operationen und Gaußschem Sampling zeigt.
• Hardware-Performance (ASIC/FPGA):
  • Flächeneffizienz: Die LLM-generierten Designs zeigten oft eine geringere Ressourcennutzung (LUTs, FFs) als manuell optimierte Baselines aus der Literatur. Beispielsweise nutzte der LLM4PQC Kyber-NTT auf Artix-7 nur 146 LUTs im Vergleich zu 4.834 in einer manuellen Referenz.
  • Latenz: Der Preis für die hohe Flächeneffizienz ist eine höhere Latenz. Das LLM neigt dazu, kompakte, sequenzielle Schleifen zu bevorzugen, anstatt aggressive Parallelisierung (Unrolling) anzuwenden, es sei denn, dies wird explizit gefordert.
  • Vergleich mit SOTA: Im Vergleich zu einem früheren LLM-basierten Ansatz ([18]) übertraf LLM4PQC die Ergebnisse in Bezug auf FF-Nutzung und Latenz, insbesondere beim Falcon-Sampler.
• Automatisierung: Der Workflow reduzierte den manuellen Aufwand erheblich und beschleunigte die Design-Space-Exploration im Vergleich zu traditionellen Flows.

5. Bedeutung und Ausblick

• Paradigmenwechsel: LLM4PQC demonstriert, dass LLMs nicht nur Code generieren, sondern durch feedback-gesteuerte Iterationen komplexe Hardware-Designs synthetisieren können, die funktional korrekt und hardware-tauglich sind.
• Effizienz vs. Optimierung: Das Framework zeigt, dass LLMs hervorragende, flächeneffiziente Designs produzieren können, aber für latenzoptimierte Designs noch gezielte menschliche Eingriffe oder spezifischere Prompting-Strategien (z. B. explizite Anforderung von Unrolling) notwendig sind.
• Zukunft: Die Autoren sehen Potenzial in der Feinabstimmung von LLMs auf HLS-Datensätze, der Nutzung von Retrieval-Augmented Generation (RAG) für bewährte HLS-Muster und der Entwicklung von prädiktiven Modellen für PPA-Metriken, um den Synthese-Loop zu beschleunigen.

Fazit: LLM4PQC bietet einen leistungsstarken und effizienten Weg zur Automatisierung der Hardware-Synthese für komplexe PQC-Beschleuniger und überwindet dabei die Lücke zwischen software-zentrierten Referenzimplementierungen und hardware-optimierten Designs.