RISCBench: Benchmarking RISC-V Orchestration Efficiency in FPGA and FPGA-Like Computing Engines
Ce papier présente RISCBench, une suite de benchmarks et une méthodologie ouverte introduisant la métrique de débit instantané soutenu (SIT) pour évaluer l'efficacité d'orchestration des cœurs RISC-V dans les systèmes hétérogènes, comblant ainsi le vide laissé par les mesures de performance traditionnelles.