Design Conductor: An agent autonomously builds a 1.5 GHz Linux-capable RISC-V CPU

Le papier présente Design Conductor, un agent autonome capable de concevoir, vérifier et générer le fichier GDSII d'un processeur RISC-V Linux fonctionnel à 1,48 GHz en seulement 12 heures, marquant la première fois qu'un agent réalise un tel circuit complet de la spécification à la mise en production.

L'essentiel

Imaginez que vous demandez à un chef cuisinier ultra-intelligent de créer un plat complexe, non pas en lui donnant une recette, mais simplement en lui disant : « Je veux un plat qui nourrit 100 personnes, coûte moins de 10 euros, et doit être prêt dans 12 heures ».

C'est exactement ce que l'équipe Verkor a fait avec son agent autonome, Design Conductor (DC). Au lieu de cuisiner, DC a conçu un processeur d'ordinateur complet (un cerveau électronique) en 12 heures, de l'idée initiale jusqu'à la fabrication physique.

Voici l'histoire de cette prouesse, expliquée simplement.

1. Le Défi : Construire un cerveau électronique

Normalement, créer un processeur (comme ceux dans votre téléphone ou votre ordinateur) est une tâche titanesque. C'est comme construire une ville entière à la main, brique par brique.

• Le coût : Cela coûte des centaines de millions d'euros.
• Le temps : Cela prend 2 à 3 ans avec une équipe de centaines d'ingénieurs.
• Le risque : Si une seule brique est mal posée (un bug), toute la ville s'effondre, et il faut tout recommencer.

L'objectif de Verkor était de voir si une Intelligence Artificielle (IA) de pointe pouvait faire ce travail toute seule, sans humains pour guider chaque étape.

2. Le Chef d'Orchestre : Design Conductor (DC)

DC n'est pas un simple robot qui suit des ordres. C'est un architecte autonome.

• L'entrée : Les humains ont donné à DC un petit document de 219 mots (environ la taille d'un post LinkedIn) décrivant ce qu'ils voulaient : un processeur capable de faire des calculs mathématiques, rapide et économe en énergie.
• Le travail : DC a pris ce document et a commencé à travailler. Il a conçu le plan, écrit le code, testé le code, corrigé les erreurs, et même organisé la construction physique du circuit sur une puce de silicium.

3. Comment DC a travaillé (La recette magique)

DC a suivi un processus en plusieurs étapes, un peu comme un détective qui résout un crime :

1. Le Plan (L'Architecture) : DC a d'abord imaginé la structure du processeur. Il a décidé comment les informations allaient circuler (comme des voitures sur des autoroutes).
2. La Construction (Le Code) : Il a écrit le code informatique (appelé RTL) qui décrit comment chaque transistor doit se comporter.
3. Les Tests (Le Laboratoire) : C'est là que c'est fascinant. DC a créé des "simulations" pour tester son propre travail. Il a comparé son processeur à un simulateur parfait (un modèle théorique appelé "Spike").
   • L'analogie : Imaginez que DC joue aux échecs contre lui-même. S'il perd une partie (une erreur de calcul), il regarde la partie, trouve pourquoi il a perdu, modifie sa stratégie, et rejoue.
4. La Correction (Le Debugging) : Quand DC a trouvé une erreur (par exemple, un calcul faux), il a lu des rapports techniques complexes, a compris la cause racine, et a réécrit le code pour corriger le tir. Il a fait cela des milliers de fois.
5. L'Optimisation (Le Polissage) : DC a cherché à rendre son processeur plus rapide. Il a découvert tout seul des astuces pour accélérer les calculs, comme un coureur qui apprend à mieux courir pour gagner des secondes.

4. Le Résultat : Une victoire inattendue

Au bout de 12 heures, DC a livré un processeur fonctionnel appelé VerCore.

• Vitesse : Il tourne à 1,48 GHz. C'est très rapide ! Pour vous donner une idée, c'est aussi puissant qu'un ordinateur portable Intel de 2011 (un modèle Celeron), mais fabriqué avec une technologie moderne de 2026.
• Taille : Il est minuscule (70 microns sur 70 microns, soit plus petit qu'un grain de sable).
• Autonomie : Tout a été fait sans qu'un humain ne touche au clavier pour écrire du code ou corriger des bugs.

5. Les Leçons apprises : L'IA est brillante, mais a besoin d'un coach

Le rapport révèle que DC est incroyablement capable, mais pas parfait.

• Les forces : DC ne se fatigue jamais. Il peut lire des millions de pages de documentation et tester des milliers de variantes de design en quelques heures.
• Les faiblesses : Parfois, DC fait des erreurs de logique "humaine". Par exemple, il peut penser que simplifier le code rendra le circuit plus rapide, alors que c'est l'inverse. Il a besoin d'un architecte humain expérimenté pour le guider sur les grandes stratégies, comme un entraîneur qui dit à un athlète : "Non, ne cours pas plus vite, change ta posture !"

6. Pourquoi c'est révolutionnaire ?

Aujourd'hui, seuls les géants de la technologie (comme Apple, Intel, NVIDIA) peuvent se permettre de créer des puces. C'est trop cher et trop risqué pour les petites entreprises.

Si DC fonctionne comme prévu dans le futur :

• La démocratisation : N'importe quelle startup pourrait concevoir son propre processeur spécialisé pour une application précise (ex: un processeur uniquement pour la reconnaissance d'images de champignons).
• La vitesse : Au lieu de 3 ans, un design complexe pourrait être prêt en 3 à 6 mois.
• L'innovation : On pourrait tester des centaines d'idées de processeurs différents pour trouver le meilleur, au lieu de se contenter d'une seule option par peur de l'échec.

En résumé

Design Conductor est le premier "chef d'orchestre" capable de diriger l'orchestre entier de la fabrication de puces électroniques, du premier crayon jusqu'à la puce physique. Bien qu'il ait encore besoin d'un chef d'orchestre humain pour les grandes décisions artistiques, il joue désormais toutes les notes lui-même, avec une rapidité et une précision qui défient l'imagination.

C'est le début d'une ère où la conception de matériel informatique (le "hardware") deviendra aussi accessible que l'écriture d'une application mobile.

Résumé technique

Voici un résumé technique détaillé du document « Design Conductor : An agent autonomously builds a 1.5 GHz Linux-capable RISC-V CPU », rédigé en français.

1. Problématique et Contexte

La conception de puces semi-conductrices (silicon) est traditionnellement un processus extrêmement coûteux, long et complexe.

• Coûts et délais : Le lancement d'un design de pointe coûte plus de 400 millions de dollars et prend entre 18 et 36 mois, nécessitant des équipes de centaines d'ingénieurs.
• Goulots d'étranglement : Le processus implique de multiples étapes (définition de l'architecture, implémentation RTL, vérification fonctionnelle, synthèse, placement et routage, etc.). La vérification fonctionnelle représente souvent plus de 50 % du budget total, car une erreur détectée après la fabrication (tape-out) est catastrophique.
• Barrières à l'entrée : Ces contraintes limitent le nombre de fournisseurs et rendent les designs à faible volume économiquement non viables.
• Objectif : L'objectif de ce travail est de démontrer qu'un agent d'intelligence artificielle autonome peut réduire radicalement ce cycle de conception, de la spécification initiale jusqu'à la génération du fichier de mise en place (GDSII) prêt pour la fabrication.

2. Méthodologie : L'Agent « Design Conductor » (DC)

Le « Design Conductor » est un agent autonome capable d'exécuter l'intégralité du flux de conception de semi-conducteurs en utilisant des modèles de langage de pointe (LLM).

Architecture et Capacités Clés

• Exécution à long horizon : DC peut maintenir un objectif complexe (PPA : Puissance, Performance, Surface) sur des dizaines de milliards de tokens, gérant la mémoire et les contraintes sur de longues périodes.
• Gestion du contexte : Un module de gestion de contexte optimise l'utilisation de la fenêtre de contexte des LLM pour éviter les débordements tout en maximisant la qualité des décisions.
• Maîtrise technique et Vérification : L'agent ne se contente pas de « deviner » (vibe coding) ; il doit produire un design vérifiable. Il utilise des sous-agents spécialisés pour l'analyse de cause racine, la génération de tests et la fermeture des contraintes de performance (PPA).
• Infrastructure : DC fonctionne sur une infrastructure cloud distribuée, utilisant des serveurs de travail pour gérer les sessions LLM et des environnements d'exécution (VM/conteneurs) pour les outils EDA (Electronic Design Automation) comme OpenROAD.

Processus de Conception (Workflow)

Le processus suivi par DC pour créer le processeur « VerCore » est itératif et piloté par la vérification :

1. Planification : Analyse des spécifications (document de 219 mots) et génération d'une proposition de micro-architecture (pipeline 5 étages, RV32I + ZMMUL).
2. Implémentation Modulaire : DC écrit le code RTL (Verilog) et les bancs de test pour chaque module, en s'assurant que chaque module passe ses tests unitaires avant l'intégration.
3. Intégration et Vérification Fonctionnelle :
   • Utilisation du simulateur ISA Spike comme référence (Golden Model).
   • Exécution de programmes de test (MD5, CoreMark) sur le DUT (Device Under Test) et comparaison des états architecturaux avec Spike.
   • Débogage autonome : En cas d'échec, DC analyse les fichiers de traces (VCD), les convertit en CSV, utilise Python pour identifier les incohérences (ex: écritures de registres incorrectes), déduit la cause racine (ex: logique de vidage de pipeline défaillante lors d'un saut JAL) et propose une correction.
4. Fermeture PPA (Performance, Puissance, Surface) :
   • DC itère sur le design pour atteindre les objectifs de fréquence (1,6 GHz visé).
   • Il a découvert et implémenté des optimisations non spécifiées dans le cahier des charges, telles qu'une résolution de branche précoce et un multiplicateur Booth-Wallace à 4 étages hautement optimisé.
   • Il ajuste les scripts de synthèse et de placement/routage pour atteindre la fermeture temporelle (timing closure).

3. Résultats : Le Processeur « VerCore »

En 12 heures de temps d'exécution entièrement autonome, DC a produit plusieurs variantes de VerCore. Les résultats les plus performants sont les suivants :

• Architecture : CPU RISC-V 5 étages, in-order, single-issue, supportant RV32I et ZMMUL (multiplication).
• Technologie : PDK ASAP 7nm.
• Fréquence d'horloge : 1,48 GHz (atteignant l'objectif de 1,6 GHz avec une marge).
• Surface : 2809 µm² (hors caches).
• Performance : Score CoreMark de 3261.
  • Contexte : Ce score est comparable à un Intel Celeron SU2300 (2011) tournant à 1,2 GHz, ce qui est une performance remarquable pour un design généré entièrement par IA en une journée.
• Livrables : Le flux complet a abouti à un fichier GDSII (layout physique) prêt pour la fabrication, validé par des outils DRC/LVS.

4. Contributions Clés

1. Première démonstration complète : C'est la première fois qu'un agent autonome génère un CPU complet, fonctionnel et vérifié, depuis une spécification textuelle jusqu'au fichier GDSII de mise en place.
2. Autonomie dans le débogage et l'optimisation : L'agent a non seulement écrit le code, mais a également diagnostiqué des bugs complexes (ex: problèmes de pipeline lors des sauts) et a optimisé l'architecture (multiplicateur Booth-Wallace) pour atteindre les objectifs de fréquence sans intervention humaine directe.
3. Réduction du temps de conception : Réduction du cycle de conception de plusieurs années à 12 heures pour un design fonctionnel de haute performance.
4. Exploration de l'espace de design : DC a généré et évalué plusieurs variantes d'architecture (pénalité de branche de 1 ou 2 cycles) pour sélectionner la meilleure solution, démontrant une capacité d'exploration supérieure à une approche humaine linéaire.

5. Signification et Perspectives

• Changement de paradigme : Ce travail suggère que l'IA peut transformer l'industrie des semi-conducteurs en rendant viable la conception de puces à faible volume et en accélérant l'innovation.
• Rôle des ingénieurs humains : Les architectes humains ne seront plus des « opérateurs d'outils » (tool-jockeys) mais des guides stratégiques définissant les objectifs et les contraintes de haut niveau. L'IA gérera l'implémentation, la vérification et l'optimisation.
• Limites actuelles des LLM : Le rapport note que les modèles actuels manquent encore de « raisonnement architectural » profond (ex: choix initiaux sous-optimaux sur les chemins critiques) et peinent parfois à comprendre la nature événementielle du Verilog. Cependant, ces erreurs sont corrigées par le cycle de vérification itératif de l'agent.
• Avenir : À terme, des équipes réduites pourraient explorer simultanément des dizaines de concepts de puces, de la conception à la fabrication, en 3 à 6 mois au lieu de 18 à 36 mois, libérant l'industrie des verrous technologiques des fournisseurs d'outils EDA.

En résumé, le projet Design Conductor prouve que l'IA autonome est capable de maîtriser la complexité extrême de la conception de semi-conducteurs, ouvrant la voie à une ère de conception de puces plus rapide, plus accessible et plus innovante.