Design and Analysis of a Low-Power, High-Gain Current-Balanced Constant Transconductance Rail-to-Rail CMOS Operational Amplifier
यह शोध पत्र एक 180 nm CMOS रेल-टू-रेल ऑपरेशनल एम्पलीफायर प्रस्तुत करता है जो उच्च DC गेन (106.8 dB), कम बिजली की खपत (116.74 µW) और संपूर्ण इनपुट कॉमन-मोड रेंज में न्यूनतम ट्रांसकंडक्टेंस वेरिएशन (±1.77%) प्राप्त करने के लिए करंट-बैलेंसिंग तकनीक और फोल्डेड कैस्कोड आर्किटेक्चर का उपयोग करता है।