Hardware-Aware Design of a GNN-Based Hit Filtering Algorithm for the Belle II Level-1 Trigger
Questo lavoro presenta un flusso di lavoro di compressione hardware-consapevole per un algoritmo di filtraggio dei segnali basato su reti neurali grafiche, ottimizzato per l'implementazione su FPGA nel trigger di livello 1 dell'esperimento Belle II, che riduce la complessità computazionale di oltre due ordini di grandezza mantenendo prestazioni quasi equivalenti a quelle del modello di riferimento.