FPGA-Accelerated Real-Time Diagnostics at DIII-D Using the SLAC Neural Network Library for ML Inference

Questo documento dimostra il dispiegamento riuscito di un sistema di inferenza di machine learning accelerato da FPGA utilizzando la libreria SLAC Neural Network sul tokamak DIII-D per abilitare previsioni e soppressione adattive in tempo reale dei Modi Localizzati al Bordo (ELM) disruptivi attraverso pesi di reti neurali sostituibili a caldo.

L'essenziale

Immagina una stella massiccia e supercalda contenuta all'interno di una gigantesca bottiglia magnetica. Questo è un tokamak, una macchina che gli scienziati utilizzano per tentare di creare energia pulita e illimitata (fusione). Il problema è che la "stella" all'interno è capricciosa. Le piace dondolare, impennarsi e, occasionalmente, fare un capriccio chiamato Modo Localizzato al Bordo (ELM). Se questi capricci diventano troppo grandi, possono danneggiare la macchina o arrestare la reazione.

Per mantenere la macchina in funzione in sicurezza, gli scienziati hanno bisogno di un "guardiano" che sorvegli la stella 24 ore su 24, preveda quando sta per fare un capriccio e prema istantaneamente un pulsante "calmati".

Questo articolo descrive come il team del reattore a fusione DIII-D abbia costruito un guardiano superveloce e intelligente utilizzando un particolare tipo di chip informatico chiamato FPGA (Field-Programmable Gate Array) e un "cervello" personalizzato chiamato Libreria di Reti Neurali SLAC (SNL).

Ecco la spiegazione di come funziona, utilizzando semplici analogie:

1. Il Problema: La Stella "Troppo Veloce"

La macchina produce una quantità enorme di dati (come una telecamera ad alta velocità che scatta un milione di foto al secondo). I computer tradizionali (come quelli nel tuo portatile o anche i server potenti) sono troppo lenti per analizzare questi dati, capire se sta arrivando un capriccio e inviare un comando per fermarlo prima che accada. Nel tempo che un computer normale impiega a completare i suoi calcoli, il danno è già fatto.

2. La Soluzione: Un "Cervello Specializzato" su un Chip

Invece di inviare tutti quei dati a un computer lento, il team ha inserito un minuscolo cervello specializzato direttamente sul chip che riceve i dati.

• Il Chip: Hanno utilizzato un AMD/Xilinx KCU1500 FPGA. Pensa a questo come a una base di Lego che può essere immediatamente rimodellata in qualsiasi strumento di cui hai bisogno.
• Il Cervello: Hanno addestrato una Rete Neurale (un tipo di intelligenza artificiale) per riconoscere i specifici "segni" di un imminente capriccio. Questo cervello è stato costruito utilizzando la Libreria di Reti Neurali SLAC (SNL).

3. Come Funziona: Il "Traduttore Istantaneo"

Ecco il flusso di informazioni, descritto come una staffetta:

1. Gli Occhi (Sensori): La macchina ha sensori chiamati Spettroscopia di Emissione del Fascio (BES) che osservano il bordo del plasma. Vedono minuscole increspature nella "stella".
2. Il Filtro (Pre-processore): L'FPGA riceve un flusso di dati da 160 sensori diversi. Agisce come un buttafuori in un club, filtrando immediatamente il rumore e lasciando passare solo i 16 segnali più importanti (quelli che effettivamente prevedono i capricci).
3. La Decisione (L'IA): L'IA esamina una minuscola fetta di tempo (48 microsecondi — più veloce di un battito di ciglia) e chiede: "Sta arrivando un capriccio?"
   • Classifica lo stato attuale (È calmo? Si sta agitando?).
   • Calcola la probabilità di un capriccio.
4. L'Azione (Il Controllore): Se l'IA dice "Sì, è probabile un capriccio", invia istantaneamente un segnale a un controllore separato. Questo controllore attiva magneti (bobine di perturbazione magnetica risonante) per spingere delicatamente il plasma indietro in una forma sicura, fermando il capriccio prima che danneggi la macchina.

4. Il Superpotere: Cervelli "Hot-Swappable"

La parte più bella di questo sistema è la sua flessibilità. Di solito, se vuoi cambiare il modo in cui un chip informatico pensa, devi smontarlo, ricostruirlo e ricominciare da capo. Questo richiede giorni.

Con la libreria SNL, il team può aggiornare il cervello al volo mentre la macchina è in funzione.

• L'Analogia: Immagina uno chef che cucina un pasto. Di solito, per cambiare la ricetta, devi ricostruire l'intera cucina. Con questo sistema, lo chef può semplicemente scambiare la scheda della ricetta istantaneamente senza spegnere il fornello.
• Nella Pratica: Possono passare l'IA dal "prevedere i capricci" al "verificare se il plasma è stabile" in un batter d'occhio. Possono anche aggiornare la matematica (pesi e bias) per imparare dai nuovi dati senza spegnere mai la macchina.

5. I Risultati: Velocità e Successo

• Velocità: L'intero processo — dall'osservazione dei dati alla presa di decisione — richiede circa 5,28 microsecondi. È incredibilmente veloce; è come il tempo che impiega un colibrì per battere le ali una volta.
• Efficienza: Il chip utilizza pochissima potenza e spazio, lasciando posto per aggiungere compiti più complessi in seguito.
• Test nel Mondo Reale: Hanno utilizzato con successo questo sistema durante esperimenti dal vivo per prevedere e sopprimere questi eventi distruttivi, dimostrando che funziona in un ambiente reale ad alto rischio.

Riepilogo

Questo articolo mostra che, inserendo un'intelligenza artificiale intelligente e adattabile direttamente sull'hardware che legge i sensori, gli scienziati possono reagire ai problemi di un reattore a fusione quasi istantaneamente. È come dare al reattore un arco riflesso che bypassa la parte lenta di "pensiero" del cervello, permettendogli di schivare il pericolo in tempo reale. Questo è un passo cruciale verso la costruzione di reattori a fusione che potranno funzionare in sicurezza e in modo continuo in futuro.

Sommario tecnico

1. Enunciato del Problema

Il reattore a fusione tokamak DIII-D richiede sistemi di controllo in tempo reale per mantenere la stabilità del plasma e prevenire le interruzioni, in particolare i Modi Localizzati al Bordo (ELM). Gli ELM sono eventi esplosivi che possono danneggiare i componenti del reattore e degradare il confinamento.

• La Sfida: I sistemi di controllo del plasma convenzionali si basano su modelli informati dalla fisica e regole empiriche, che spesso mancano della adattabilità necessaria per gestire transizioni impreviste vicino ai limiti operativi.
• Il Collo di Bottiglia: Sebbene l'Apprendimento Automatico (ML) offra un riconoscimento dei pattern superiore per compiti come la previsione delle interruzioni, la distribuzione di modelli ML su CPU o GPU standard introduce latenze (spesso >1ms) incompatibili con i vincoli temporali sub-millisecondo degli anelli di controllo in tempo reale dei tokamak.
• La Necessità: È richiesta una soluzione accelerata dall'hardware per elaborare dati diagnostici ad alta larghezza di banda (in particolare la Spettroscopia di Emissione del Fascio o BES) con latenze su scala microsecondica, per abilitare un controllo attivo e adattivo.

2. Metodologia

Gli autori hanno sviluppato e distribuito un sistema di inferenza ML accelerato dall'hardware integrato direttamente nel Sistema di Controllo del Plasma (PCS) in tempo reale del DIII-D.

• Piattaforma Hardware:
  • Dispositivo: FPGA AMD/Xilinx KCU1500 (ospitante un FPGA Kintex-7).
  • Posizione: Installato direttamente nel bus PCIe del nodo di acquisizione di segnali in tempo reale RTSTAB.
  • Connettività: Utilizza InfiniBand ad alta velocità per comunicare con l'host principale del PCS e i controller degli attuatori.
• Framework Software:
  • Libreria di Reti Neurali SLAC (SNL): Un framework di inferenza basato su FPGA ad alte prestazioni.
  • Flusso di Lavoro: I modelli vengono addestrati remotamente su cluster HPC utilizzando framework standard (PyTorch, TensorFlow, Keras) e compilati per la distribuzione su FPGA utilizzando la toolchain AMD Vitis (Sintesi di Alto Livello).
  • Caratteristica Chiave: SNL supporta il ricaricamento dinamico di pesi e bias delle reti neurali a runtime senza richiedere una risintesi completa dell'hardware (ricompilazione del bitstream).
• Pipeline dei Dati:
  • Input: 160 canali diagnostici (ECE, CO2, BES) digitalizzati a 1 MSps.
  • Pre-elaborazione: Un modulo su FPGA estrae 16 canali BES specifici. Costruisce una finestra temporale di input di 48 slice temporali consecutive (48µs) per canale.
  • Batching: Il sistema elabora 18 eventi di inferenza (frame) simultaneamente in un singolo ciclo per massimizzare il throughput.
• Architettura della Rete Neurale:
  • Tipo: Perceptron Multistrato (MLP), topologia feedforward completamente connessa.
  • Input: 768 caratteristiche ($48 \text{ slice temporali} \times 16 \text{ canali}$).
  • Livelli Nascosti: Due livelli con 50 neuroni ciascuno, utilizzando l'attivazione ReLU.
  • Output: Configurabile (da 1 a 4 neuroni) a seconda del compito (Binario per il rilevamento ELM vs 4 classi per il regime di confinamento).

3. Contributi Chiave

• Distribuzione in Tempo Reale su FPGA: Integrazione riuscita di un motore di inferenza ML direttamente nel PCS del DIII-D, raggiungendo una latenza di inferenza di 4,4–5,28 µs. Questo rappresenta circa il 10% della finestra di ingestione dei dati, soddisfacendo i rigorosi requisiti in tempo reale.
• Riconfigurabilità Dinamica: Dimostrazione della capacità di hot-swap (scambio a caldo) di pesi e bias delle reti neurali (e persino di cambiare le configurazioni del livello di output) durante l'operazione sperimentale in corso, senza fermare il sistema o risintetizzare l'FPGA. Questo permette di:
  • Passare tra compiti (ad esempio, previsione ELM vs classificazione del regime di confinamento).
  • Affinare continuamente il modello per adattarsi alla "deriva concettuale" (cambiamenti delle condizioni del reattore).
  • Mascherare canali di input non utilizzati per accommodare guasti dei sensori o invecchiamento.
• Integrazione End-to-End: Creazione di una pipeline senza soluzione di continuità dai digitalizzatori ad alta velocità (1 MSps) attraverso l'inferenza FPGA fino al sistema di controllo degli attuatori (bobine di Perturbazione Magnetica Risonante) per la soppressione degli ELM.
• Architettura Scalabile: Il progetto include logica dedicata di pre- e post-elaborazione sull'FPGA per gestire il batching dei dati (18 frame/ciclo) e la trasmissione parallela dei dati (8 caratteristiche/ciclo di clock), garantendo un utilizzo ottimale delle risorse.

4. Risultati

• Benchmark delle Prestazioni:
  • Latenza: Raggiunti 5,28 µs per un modello di classificazione a 4 classi.
  • Utilizzo delle Risorse: Il progetto è altamente efficiente, utilizzando solo il 5% dei DSP, l'8% dei Flip-Flop, il 13% delle LUT e l'1% della BRAM sull'FPGA Kintex-7. Questo lascia un ampio margine per modelli più complessi o multitasking.
  • Temporizzazione: Il progetto soddisfa i vincoli temporali a una frequenza di clock di 6ns.
• Validazione Operativa:
  • Il sistema è stato utilizzato con successo durante esperimenti di soppressione degli ELM in anello chiuso.
  • Gli operatori hanno eseguito molteplici cicli di ricarica di pesi/bias tra le riprese per adattare il modello, dimostrando la fattibilità degli aggiornamenti a runtime.
  • La probabilità di ELM inferita ($P$) è stata instradata con successo a un controller separato per regolare le bobine RMP, dimostrando un funzionale anello di mitigazione delle interruzioni.

5. Significato

• Abilitazione di Futuri Reattori a Fusione: Questo lavoro fornisce un modello critico per l'operazione rilevante per i reattori nei futuri dispositivi a fusione a funzionamento continuo (come ITER o DEMO), dove il controllo autonomo e adattivo è essenziale per la sicurezza e l'efficienza.
• Cambiamento di Paradigma nel Controllo: Sposta il controllo del plasma da regole statiche basate sulla fisica a strategie adattive e guidate dai dati capaci di gestire dinamiche del plasma non lineari in tempo reale.
• Generalizzabilità: Sebbene dimostrato sul DIII-D, l'architettura (SNL + FPGA + RTSTAB) funge da blueprint per l'elaborazione diagnostica basata su ML generale in altri sistemi di controllo ad alta energia fisica e industriali che richiedono latenze ultra-basse.
• Prospettive Future: Gli autori identificano che la rimozione del livello middleware basato su CPU (attualmente un collo di bottiglia) per consentire lo streaming diretto dal digitalizzatore all'FPGA ridurrebbe ulteriormente la latenza e abiliterebbe un controllo continuo e attivato dagli eventi, simile ai sistemi di trigger intelligenti nella fisica delle alte energie.

In conclusione, questo documento valida che il ML accelerato da FPGA riconfigurabile non è solo fattibile ma essenziale per la prossima generazione di controllo autonomo del plasma di fusione, offrendo la velocità e l'adattabilità necessarie per gestire l'ambiente complesso e dinamico di un reattore tokamak.