Ion-Trap Chip Architecture Optimized for Implementation of Quantum Error-Correcting Code
이 논문은 수평 및 수직 트랩 영역을 각각 횡단 논리 게이트와 비횡단 게이트 및 증후군 추출에 할당하여 이온 이동과 하드웨어 복잡성을 최소화하는 확장 가능한 이온 트랩 칩 아키텍처를 제안하고, 이를 통해 2 차원 컬러 코드의 코드 거리를 늘림으로써 논리 게이트 오류율을 크게 낮추어 수천 개의 논리 큐비트 규모의 결함 허용 양자 컴퓨팅 실현 가능성을 입증했습니다.