Scaling of silicon spin qubits under correlated noise

이 논문은 실리콘 스핀 큐비트 어레이에서 상관 노이즈의 공간적 범위를 정량화하여 전하 노이즈 상관관계가 거리 의존적으로 감소하고 양자 오류 정정에 호환 가능함을 입증함으로써 고장 허용 양자 컴퓨팅에 근본적인 장벽이 아님을 규명했다.

핵심

🎻 실리콘 양자 컴퓨터와 '함께 일어나는 소음'의 비밀

이 논문은 양자 컴퓨터를 더 크게, 더 튼튼하게 만드는 데 중요한 발견을 담고 있습니다. 마치 거대한 합창단을 꾸리려는 지휘자처럼, 연구자들은 수백만 개의 작은 소리 (양자 비트) 를 하나로 모으려 노력하고 있습니다. 하지만 문제는 그 소리들이 서로 섞여 엉망이 될 수 있다는 점입니다.

이 연구는 **"실리콘 칩 위에 만든 양자 비트들이 서로 얼마나 소음을 공유하는가?"**를 측정했습니다. 그 결과를 일상적인 비유로 쉽게 설명해 드릴게요.

---

1. 양자 컴퓨터는 왜 '오류 수정'이 필요할까요?

상상해 보세요. 아주 정교한 줄타기 팀이 있습니다. 각 줄타기꾼 (양자 비트) 은 아주 미세한 균형 감각을 가지고 있습니다. 하지만 바람 한 점, 발바닥의 작은 진동에도 넘어질 수 있습니다.

양자 컴퓨터는 이 줄타기꾼들이 서로 손을 잡고 (얽힘 상태) 복잡한 연기를 하는 것입니다. 만약 한 명이라도 넘어지면 전체 공연이 망가집니다. 그래서 우리는 **'오류 수정 (Error Correction)'**이라는 안전 장치를 씁니다. 줄타기꾼이 넘어지기 전에 미리 잡아주는 거죠.

하지만 여기서 함정이 있습니다.
만약 바람이 불어 한 명이 넘어지면, 옆에 있는 사람들도 모두 같이 넘어진다면? (이걸 '상관된 소음'이라고 합니다.)
안전 장치는 보통 '한 명씩' 넘어지는 상황을 가정하고 설계됩니다. 모두 같이 넘어지면 안전 장치가 무용지물이 되어버립니다. 이 논문은 바로 이 **'함께 넘어지는 현상'**이 실리콘 양자 컴퓨터에서 얼마나 심각한지 확인한 것입니다.

2. 실험: 5 명의 줄타기꾼을 지켜보다

연구자들은 실리콘 칩 위에 5 개의 양자 비트를 배치했습니다. 그리고 24 시간 동안 이 비트들이 어떻게 흔들리는지 (소음) 를 지켜봤습니다. 마치 5 명의 줄타기꾼이 줄 위에서 24 시간 동안 서 있는 모습을 카메라로 찍은 것과 같습니다.

그 결과, 소음은 크게 두 가지 종류로 나뉘었습니다.

① 전 세계적 소음 (자기장 드리프트)

• 비유: 공연장 전체의 온도가 아주 천천히 변하는 것입니다.
• 현상: 모든 줄타기꾼이 동시에 같은 방향으로 살짝 흔들립니다.
• 원인: 실험을 하는 거대한 자석 (초전도 자석) 이 시간이 지나며 아주 조금씩 약해지는 현상입니다.
• 문제: 모두 같이 흔들리니까 오류 수정이 매우 어렵습니다.
• 해결: 하지만 이건 기술적인 문제입니다. 자석을 더 잘 만들거나, 소프트웨어로 보정하면 해결할 수 있습니다.

② 이웃 소음 (전하 소음)

• 비유: 줄타기꾼들 옆에 있는 시끄러운 공사장입니다.
• 현상: 소음은 주로 가까운 이웃에게만 영향을 줍니다. 1 번 줄타기꾼과 2 번 줄타기꾼은 소음을 공유하지만, 1 번과 5 번은 거의 공유하지 않습니다.
• 원인: 칩을 만드는 과정에서 생긴 아주 작은 전기적 결함 (2 레벨 요동자) 때문입니다.
• 문제: 이건 완전히 없애기 어렵습니다.
• 해결: 다행히도, 이 소음은 거리가 멀어지면 급격히 줄어듭니다. 즉, 비트들을 너무 빽빽하게 붙이지 않고 적당한 간격을 두면, 오류 수정이 가능해집니다.

3. 결론: 양자 컴퓨터는 여전히 가능할까?

연구자들은 이 데이터를 바탕으로 "이 소음들이 양자 오류 수정을 망칠까?"를 시뮬레이션했습니다.

• 전체적 소음 (자기장): 위험하지만, 기술로 잡을 수 있습니다.
• 이웃 소음 (전하 소음): 결론적으로 걱정할 수준이 아닙니다. 비트들이 서로 너무 가깝지 않게 배치하면, 오류 수정 시스템이 충분히 견딜 수 있는 수준입니다.

4. 요약: 이 연구가 우리에게 주는 메시지

이 논문은 **"실리콘 양자 비트는 확장 (Scaling) 에 실패한 것이 아니다"**라고 말합니다.

• 과거의 걱정: "비트들이 너무 가까우면 소음이 서로 퍼져서 양자 컴퓨터를 못 만들지 않을까?"
• 이 연구의 답: "소음이 퍼지기는 하지만, 그 정도가 오류 수정을 무너뜨릴 만큼 치명적이지는 않다. 다만, 비트 간 거리를 적절히 조절하고 자석의 안정성을 높이면 된다."

마치 고층 빌딩을 지을 때, 바람에 흔들리는 것을 계산하는 것과 같습니다. 바람이 완전히 없으면 좋겠지만, 바람이 있어도 설계만 잘하면 (오류 수정을 잘하면) 건물을 지을 수 있습니다. 이 연구는 실리콘 양자 컴퓨터가 그 '고층 빌딩'을 지을 수 있는 안전한 설계도를 가지고 있다는 것을 확인시켜 주었습니다.

기술 요약

논문 기술적 요약: Scaling of silicon spin qubits under correlated noise

논문 제목: Scaling of silicon spin qubits under correlated noise (상관 잡음 하에서의 실리콘 스핀 큐비트 확장성)
저자: Juan S. Rojas-Arias 등 (RIKEN, RIKEN CEMS, QuTech 등)
출처: arXiv:2603.03051v1 (2026 년 3 월 3 일)

---

1. 문제 제기 (Problem)

양자 오류 정정 (QEC, Quantum Error Correction) 은 대규모 양자 컴퓨팅 실현을 위한 핵심 기술로, 물리적 오류율이 특정 임계값 (threshold) 아래에 있으면 논리적 오류율을 임의로 낮출 수 있음을 보장합니다. 그러나 임계값 정리의 기본 가정 중 하나는 오류가 시간적, 공간적으로 비상관 (uncorrelated) 되어 있다는 것입니다.

실리콘 스핀 큐비트는 산업적 제조 공정 호환성과 나노 스케일 풋프린트 덕분에 수백만 개의 큐비트 집적에 유망한 후보입니다. 하지만 큐비트 간 거리가 가까워질수록 공간적으로 상관된 잡음 (spatially correlated noise) 이 발생할 가능성이 높아집니다. 이러한 상관 잡음은 QEC 가 의존하는 중복성 (redundancy) 을 약화시키고, 동시에 여러 큐비트에 오류가 발생할 확률을 높여 QEC 효율을 저하시키거나 임계값을 무효화할 수 있습니다. 따라서, 실리콘 스핀 큐비트 배열에서 상관 잡음의 공간적 범위와 QEC 에 미치는 영향을 정량화하는 것이 확장성 (scalability) 평가의 핵심 과제였습니다.

2. 방법론 (Methodology)

연구팀은 5 개의 큐비트가 배열된 실리콘 스핀 큐비트 장치를 활용하여 상관 잡음을 정량화하고 QEC 성능을 평가했습니다.

• 장치 구성: Si/SiGe 헤테로구조 위에 동위원소로 농축된 $^{28}\text{Si}$ 양자 우물 (Quantum Well) 을 사용. 외부 평면 자기장과 코발트 마이크로자석 (micromagnet) 을 통해 제만 에너지 (Zeeman energy) 기울기를 생성하여 큐비트 주파수 분리를 구현.
• 잡음 측정: 약 24 시간 동안 반복된 인터리브드 램지 (interleaved Ramsey) 시퀀스를 수행하여 큐비트 에너지의 시간적 변동을 모니터링.
• 상관 분석: 큐비트 쌍 간의 정규화된 교차 전력 스펙트럼 밀도 (normalized cross-PSD) 를 계산하여 잡음 상관 정도를 0(비상관) 에서 1(완전 상관) 사이로 정량화.
• 모델링: 2 수준 요동자 (TLF, Two-Level Fluctuator) 모델을 사용하여 전하 잡음의 공간적 감쇠 특성을 시뮬레이션.
• QEC 시뮬레이션: 측정된 잡음 상관 프로파일을 반복 코드 (repetition code) 와 표면 코드 (surface code) 에 적용하여 논리적 오류율 (logical error rate) 의 스케일링을 분석.

3. 주요 결과 (Key Results)

A. 잡음 원천의 분리 및 특성

연구팀은 관측된 잡음을 두 가지 주요 원천으로 분리하여 특성화했습니다.

1. 글로벌 자기장 드리프트 (Global Magnetic Field Drift):
   • 특성: 모든 큐비트에 대해 시간적으로 완전히 동일한 위상 변동을 유발 (완전 상관, $|c(f)| \approx 1$). 저주파수 영역 ($f \le 10^{-3}$ Hz) 에서 우세함.
   • 원인: 초전도 자석의 점진적인 자화 손실 (demagnetization).
   • 영향: QEC 성능을 심각하게 저해할 수 있으나, 기술적 기원 (technical origin) 이므로 피드백 제어나 디코히어런스 프리 서브스페이스 (DFS) 인코딩 등으로 완화 가능.
2. 전하 잡음 (Charge Noise):
   • 특성: TLF 에 기인하며, 큐비트 간 거리에 따라 상관도가 감쇠 (부분 상관, $0 < |c(f)| < 1$). 고주파수 영역 ($f > 10^{-2}$ Hz) 에서 우세.
   • 공간적 범위: 상관 길이는 약 $l_c \approx 81$ nm 로 측정되었으며, 인접 큐비트 간 거리 ($L_q \approx 108$ nm) 보다 짧음.
   • 제어 가능성: 게이트 전압을 조절하여 큐비트 간 거리를 변경하면 상관 강도를 조절할 수 있음 (전기적 튜닝).

B. 상관 잡음의 공간적 스케일링

• 8 개월 간의 측정 데이터 (2 번의 냉각 주기 포함) 를 분석한 결과, 상관 잡음은 큐비트 간 거리가 증가함에 따라 지수적으로 감쇠하는 경향을 보임.
• TLF 모델링을 통해 산화막 내 TLF 밀도를 $\rho_{\text{TLF}} = 3 \times 10^{10} \text{ cm}^{-2}$로 추정.
• 금속 게이트에 의한 차폐 (screening) 효과로 인해 장거리 상관 잡음이 억제됨.

C. QEC 성능에 미치는 영향

• 완전 상관 잡음 (자기장 드리프트): 논리적 오류율에 하드 로어 바운더리 (hard lower bound) 를 설정하여 QEC 성능을 제한함.
• 부분 상관 잡음 (전하 잡음):
  • 반복 코드 및 표면 코드 시뮬레이션 결과, 측정된 수준의 전하 잡음 상관도는 QEC 에 치명적이지 않음.
  • 물리적 오류율 $p \approx 10^{-2}$ 조건에서, 상관 잡음이 있더라도 코드 거리 $d=13$ (1D) 또는 $d=15$ (2D) 에서 논리적 오류율 $10^{-10}$ 달성 가능.
  • 이는 비상관 잡음 가정과 비교했을 때 추가적인 오버헤드가 거의 없음을 의미.

4. 주요 기여 (Key Contributions)

1. 정량적 벤치마크 설정: 실리콘 스핀 큐비트 배열에서 상관 잡음의 공간적 범위 (상관 길이 81 nm) 와 TLF 밀도를 정량적으로 측정하여 향후 QEC 설계 기준을 마련.
2. QEC 적합성 입증: 상관 잡음이 존재함에도 불구하고, 실리콘 스핀 큐비트가 결함 허용 양자 컴퓨팅 (fault-tolerant quantum computing) 에 근본적인 장벽이 아님을 실험적, 이론적으로 입증.
3. 제어 가능성 규명: 게이트 전압을 통해 큐비트 간 거리를 조절함으로써 상관 잡음 강도를 제어할 수 있음을 보여줌. 이는 하드웨어 설계 시 잡음 완화 전략으로 활용 가능.
4. 기술적 vs 근본적 문제 구분: 글로벌 자기장 드리프트는 기술적 문제 (완화 가능) 이고, 전하 잡음은 물리적 현상이지만 QEC 에 호환 가능함을 명확히 구분.

5. 결론 및 의의 (Significance)

이 연구는 실리콘 스핀 큐비트가 대규모 양자 프로세서로 확장될 때 직면하는 상관 잡음 문제를 체계적으로 분석했습니다. 연구 결과, 관측된 수준의 상관 잡음은 실리콘 스핀 큐비트의 결함 허용 양자 컴퓨팅 실현을 근본적으로 방해하지 않는다는 결론을 내렸습니다.

• 실용적 시사점: 글로벌 자기장 드리프트는 하드웨어 안정성 개선이나 제어 알고리즘으로 해결해야 할 기술적 과제이며, 전하 잡음은 큐비트 간 간격 최적화 및 소재 개선 (TLF 밀도 감소) 을 통해 관리 가능한 수준임.
• 미래 전망: 이 연구에서 제시된 상관 잡음 측정 프로토콜 및 QEC 분석 프레임워크는 실리콘뿐만 아니라 다른 큐비트 플랫폼의 확장성 평가에도 적용 가능함.

요약하자면, 이 논문은 실리콘 스핀 큐비트의 확장성을 위협하는 상관 잡음의 실체를 규명하고, 이를 통해 양자 오류 정정이 여전히 유효함을 입증함으로써, 실리콘 기반 양자 컴퓨팅의 신뢰성을 크게 높인 중요한 연구입니다.