Wrong Code, Right Structure: Learning Netlist Representations from Imperfect LLM-Generated RTL

이 논문은 기능적 오류가 있더라도 LLM 이 생성한 RTL 에서 추출된 합성 네틀리스트가 의도된 기능의 구조적 패턴을 보존한다는 통찰을 바탕으로, 레이블이 부족한 회로 설계 분야에서 고품질 데이터의 병목 현상을 해결하고 실제 회로에 일반화되는 효과적인 네틀리스트 표현 학습 프레임워크를 제안합니다.

핵심

🏗️ 핵심 비유: " imperfect(불완전한) 건축 도면"으로 배우는 건축가

상상해 보세요. 여러분이 **초고층 빌딩 (반도체 칩)**을 설계하는 건축가를 훈련시키고 싶다고 칩시다.

1. 기존의 문제점 (데이터 부족):

   • 진짜 빌딩 설계도 (실제 반도체 설계) 는 기업 비밀 (지식재산권) 이라서 구하기 매우 어렵습니다.
   • 게다가 설계도를 하나하나 분석해서 "이 부분은 엘리베이터, 저 부분은 소화전"이라고 손으로 표시 (레이블링) 하는 데는 천문학적인 비용과 시간이 듭니다.
   • 그래서 기존 연구들은 아주 작은 모형 (작은 회로) 만으로 훈련을 시켰는데, 실제 거대 빌딩에 적용하면 엉망이 되는 문제가 있었습니다.

2. 새로운 발상 (LLM 의 불완전한 설계도):

   • 최근 AI(대형 언어 모델, LLM) 가 설계도를 그려줄 수 있게 되었습니다. 하지만 이 AI 는 아직 완벽하지 않아서, 전기가 통하지 않거나 (기능적 오류) 잘못된 코드를 그립니다.
   • 기존에는 "코드가 틀리면 쓰레기다"라고 버렸을 것입니다.
   • 하지만 이 논문의 저자들은 깨달았습니다: "아! 코드가 틀리더라도, **건물의 뼈대 (구조)**는 여전히 제대로 그려져 있잖아! 엘리베이터가 어디 있는지, 계단이 어떻게 생겼는지는 AI 가 그리는 설계도에서도 똑같이 보여."

🚀 이 논문이 제안한 해결책: "쓰레기에서 보석 찾기"

이 논문은 **부실한 AI 설계도 (LLM 생성 RTL)**를 어떻게 유용하게 쓸지 3 단계로 정리했습니다.

1 단계: AI 에게 "상상력"을 부려라 (데이터 증강)

• 비유: 건축가에게 "엘리베이터가 있는 빌딩을 그려줘"라고만 말하고, 구체적인 재료나 방식은 자유로이 상상하게 합니다.
• AI 는 다양한 방식으로 (예: 계단식 엘리베이터 vs 스피드 엘리베이터) 빌딩을 그립니다. 비록 전기가 안 통할지라도, **건물의 전체적인 모양새 (구조)**는 다양하게 만들어집니다.
• 기존 방식은 "같은 설계도를 조금씩 변형"하는 수준이었지만, AI 는 완전히 다른 건축 스타일을 만들어내어 훈련 데이터를 풍부하게 합니다.

2 단계: "뼈대"만 골라내는 필터 (데이터 정제)

• 비유: AI 가 그린 100 개의 설계도 중, 너무 엉망인 것 (벽이 없는 집) 은 버리고, **건물의 뼈대 (구조)**만은 진짜 빌딩과 비슷한 것들만 골라냅니다.
• 기능은 틀릴지라도, "이 부분이 CPU 핵심부야"라는 구조적 특징이 살아있는 설계도만 남깁니다.
• 이렇게 하면 기능은 틀려도 구조는 정확한 '양질의 훈련 자료'가 됩니다.

3 단계: 건축가 훈련 (학습)

• 이렇게 모은 수많은 (기능은 틀리지만 구조는 올바른) 설계도로 건축가 (AI 모델) 를 훈련시킵니다.
• 훈련된 모델은 이제 실제 완벽한 빌딩 설계도를 봐도, "아, 이 부분은 CPU 야, 저 부분은 메모리야"라고 정확히 구분해 낼 수 있게 됩니다.

🏆 결과: 왜 이것이 혁신적인가?

• 기존: 진짜 설계도 (데이터) 가 없어서 작은 모형만 보고 배움 → 큰 빌딩 가면 망함.
• 이 논문: AI 가 그린 ' imperfect(불완전한)' 설계도 수천 장을 구조만 보고 학습시킴 → 실제 거대 빌딩 (실제 반도체 IP) 에서도 아주 잘 작동함.

💡 한 줄 요약

"완벽한 설계도가 없다면, AI 가 그린 '기능은 틀렸지만 모양은 똑같은' 설계도 수천 장을 모아 건축가 (AI) 를 훈련시켜라. 그 결과, 실제 거대 빌딩도 척척 알아보는 건축가가 탄생한다."

이 연구는 반도체 설계 분야에서 데이터 부족이라는 치명적인 병목 현상을 해결하고, AI 가 실제 산업 현장에 적용될 수 있는 길을 연 획기적인 작업입니다.

기술 요약

1. 문제 정의 (Problem)

• 데이터 부족의 병목 현상: 회로 (Netlist) 표현 학습 (Representation Learning) 은 IP 보호와 주석 달기 (Annotation) 의 높은 비용으로 인해 고품질 레이블이 달린 데이터셋이 극도로 부족합니다. 기존 연구는 소규모 회로나 제한된 다양성만 다루어 현실적인 대규모 설계에 적용하기 어렵습니다.
• LLM 생성 코드의 한계: 대규모 언어 모델 (LLM) 은 규모 있게 RTL 코드를 생성할 수 있지만, 생성된 코드는 기능적 오류 (Functional Errors) 가 많아 회로 분석에 직접 사용하기 어렵습니다.
• 기존 증강 기법의 한계: 기존 논리 합성 (Logic Synthesis) 기반의 데이터 증강 기법은 게이트 수준의 변형만 가능하여, RTL 설계 단계에서 결정되는 고수준 아키텍처 (예: 리플 캐리 vs 캐리 룩어헤드) 의 다양성을 확보하지 못합니다.

2. 핵심 통찰 (Key Insight)

• "잘못된 코드, 올바른 구조 (Wrong Code, Right Structure)": LLM 이 생성한 RTL 코드가 기능적으로 완벽하지 않더라도, 합성된 Netlist 는 여전히 의도된 기능을 강력하게 반영하는 구조적 패턴 (Structural Patterns) 을 유지합니다. 즉, 기능적 오류와 구조적 특징은 부분적으로 분리되어 있어, 노이즈가 있는 데이터로도 효과적인 표현 학습이 가능하다는 것을 발견했습니다.

3. 제안된 방법론 (Methodology)

저자는 LLM 을 활용한 비용 효율적인 데이터 증강 및 학습을 위한 엔드 - 투 - 엔드 프레임워크를 제안합니다.

3.1. 회로 데이터 증강 (Circuit Data Augmentation)

• LLM 기반 RTL 생성 파이프라인:
  • 사용자 지정 사양 (Specification) 이나 기존 RTL 을 입력받아 LLM 이 기능 사양을 추출하고, 이를 바탕으로 새로운 RTL 코드를 생성합니다.
  • 합성 도구 (Synthesis Tool) 와 디버깅 에이전트를 연동하여 생성된 코드가 합성 가능 (Synthesizable) 하도록 보장합니다.
  • 하향식 (Bottom-up) 생성 방식을 통해 복잡한 계층적 설계의 무결성을 유지합니다.
• 2 단계 필터링 메커니즘:
  1. Netlist 수준 필터링: 합성 보고서의 셀 수 (Cell Count) 와 기준 (Golden) Netlist 간의 구조적 유사도 (Cosine Similarity) 를 계산하여, 기능적 패턴을 유지하는 구조적으로 신뢰할 수 있는 샘플만 선별합니다.
  2. RTL 수준 아키텍처 투표 (Architecture Voting): 구조적 유사도 필터링이 부적합한 아키텍처적 다양성을 확보하기 위해, LLM 을 평가자로 활용하여 생성된 여러 설계 중 아키텍처 다양성과 복잡도가 높은 상위 설계들을 선별합니다.
• 목적: 기능적 오류는 허용하되, 구조적 특징과 아키텍처적 다양성을 극대화하는 대규모 학습 데이터셋을 구축합니다.

3.2. Netlist 표현 학습 (Netlist Representation Learning)

• 그래프 변환: Netlist 를 노드 (게이트) 와 엣지 (와이어) 로 구성된 그래프로 변환합니다.
• 특징 추출: 각 노드의 연결성 (PI/PO 여부), 기능 (AND, XOR 등), 구조적 특성 (차수) 을 벡터로 인코딩합니다.
• GNN 학습: GraphSAINT 를 활용한 그래프 신경망 (GNN) 을 학습시켜, 노드 임베딩과 그래프 임베딩을 생성합니다. (기존 GNN-RE 아키텍처 재사용하여 공정성 확보)

3.3. 하류 작업 (Downstream Tasks)

• 노드 수준 분류: 평탄화된 Netlist 내 서브회로 경계 식별 (Sub-circuit boundary identification).
• 그래프 수준 분류: 회로 구성 요소의 기능 분류 (Component classification).

4. 주요 기여 (Key Contributions)

1. 불완전한 RTL 의 가치 재정의: 기능적 오류가 있더라도 Netlist 의 구조적 특징이 내재적으로 강건함을 입증하여, 노이즈가 있는 지도 학습 (Noisy Supervision) 의 이론적 기반을 마련했습니다.
2. 비용 효율적인 프레임워크: 수동 주석이나 규칙 기반 증강에 비해 데이터 준비 비용을 수천 분의 1 로 줄이면서도, LLM 의 지식 기반을 활용해 고수준 아키텍처 다양성을 확보한 최초의 프레임워크입니다.
3. 실제 시나리오 확장성: 연산자 (Operator) 수준에서 IP (Intellectual Property) 수준까지 확장 가능한 스케일링 능력을 입증했습니다.

5. 실험 결과 (Results)

• 서브회로 식별 (Operator Level):
  • LLM 으로 증강된 데이터 (LLM-Aug-t2) 로 학습한 모델은 기존 베이스라인 (GNN-RE) 대비 F1-Macro 93.79% 를 기록하여 3.64%p 향상되었습니다.
  • 적은 양의 고품질 데이터만으로도 충분한 성능을 내는 기존 방법보다, 대규모 노이즈 데이터로 학습한 모델이 더 우수한 일반화 성능을 보였습니다.
• 아키텍처 다양성 검증:
  • 아키텍처 투표 (Voting) 메커니즘을 적용한 데이터셋은 필터링 없이 생성된 데이터 (LLM-Raw) 보다 훨씬 높은 성능을 보여, 아키텍처적 다양성이 일반화에 필수적임을 증명했습니다.
• IP 수준 사례 연구 (PicoRV32 vs NEORV32):
  • PicoRV32 로 학습한 모델을 NEORV32 (학습 데이터와 완전히 다른 SoC) 에 적용하여 CPU 코어 경계를 식별하는 과제를 수행했습니다.
  • LLM-Filtered 모델은 규칙 기반 증강 (F1 58.28%) 과 LLM-Raw (F1 60.44%) 를 압도하는 F1 68.35% 를 달성했습니다. 특히 정밀도 (Precision) 가 71.02% 로 크게 향상되어, 필터링 메커니즘이 CPU 코어와 무관한 구조를 효과적으로 제거함을 입증했습니다.

6. 의의 및 결론 (Significance)

이 논문은 회로 표현 학습 분야에서 데이터 부족이라는 근본적인 병목 현상을 해결하기 위한 실용적인 솔루션을 제시합니다. LLM 이 생성한 '기능적으로는 틀렸지만 구조적으로는 올바른' 데이터를 활용함으로써, IP 보호로 인해 접근하기 어려운 대규모 고품질 데이터의 필요성을 대체할 수 있음을 보였습니다. 이는 하드웨어 보안 감사, 역공학, IP 침해 탐지 등 다양한 하류 작업에 적용 가능한 확장성 있는 접근법을 제공합니다.