Testing and Characterization of Wafer-Scale MAPS Prototypes for the ALICE ITS3 Upgrade

이 논문은 ALICE ITS3 업그레이드를 위한 새로운 접힌 초경량 MAPS 트래커를 위해 개발된 MOSS 및 MOST 와퍼 규모 프로토타입의 전력, 기능, 픽셀 특성 및 빔 테스트 결과를 분석하여, 주요 설계 결함을 제외하고 98% 이상의 수율과 방사선 내성을 입증함으로써 스티치드 CMOS 센서의 HEP 실험 적용 가능성을 확인하고 최종 ASIC 설계에 귀중한 통찰을 제공했다고 요약할 수 있습니다.

핵심

🚀 핵심 내용: "거대한 실리콘 타일"을 만드는 실험

1. 배경: 왜 이런 실험을 하나요?
ALICE 실험은 LHC(대형 강입자 충돌기) 에서 양성자 빔을 충돌시켜 우주의 초기 상태를 연구합니다. 이 실험의 '눈' 역할을 하는 것이 **ITS(내부 추적기)**입니다.
이번 업그레이드 (ITS3) 에서는 이 눈의 가장 안쪽 3 층을 완전히 새로 바꿉니다. 기존에 여러 개의 작은 조각을 이어 붙이는 방식 대신, 한 번에 거대한 30cm(와퍼) 크기의 반도체 칩 하나를 구부려서 원통형으로 만드는 방식을 도입하려 합니다.

• 비유: 기존 방식은 작은 타일들을 하나하나 붙여서 벽을 만드는 거라면, 이번 방식은 한 장의 거대한 유연한 벽지를 구부려서 통째로 감싸는 것과 같습니다. 이렇게 하면 벽에 붙는 접착제 (재료) 가 거의 없어져서 입자가 통과할 때 방해받지 않습니다.

2. 두 명의 주인공: MOSS 와 MOST
이 거대한 벽지를 만들기 위해 두 가지 다른 설계 시제품 (프로토타입) 을 만들었습니다.

• MOSS: 폭이 넓은 (14mm) 버전. 데이터를 읽는 방식이 조금 단순하지만, 다양한 픽셀 크기를 테스트합니다.
• MOST: 폭이 좁은 (2.5mm) 버전. 전력을 더 정교하게 관리할 수 있도록 설계되었습니다.

이 두 칩은 30cm 와퍼 위에 10 번이나 이어 붙여 (Stitching) 만들어졌습니다. 마치 긴 드럼 스틱을 여러 개 이어 붙여 거대한 기둥을 만드는 것과 같습니다.

---

🔍 테스트 결과: "잘 작동할까?"

연구팀은 이 칩들이 실제로 작동하는지, 그리고 얼마나 많은 칩이 쓸모 있는지 (수율) 를 확인했습니다.

1. 전력 공급 테스트 (불이 켜질까?)

• 문제: 칩이 너무 크면, 전기가 흐르는 길 (전원망) 에서 '단락 (Short)'이 일어나 불이 나거나 고장 날 확률이 높습니다.
• MOSS 결과: 100 개 중 약 76 개는 완벽하게 작동했습니다. 나머지는 전기가 너무 많이 흘러 고장 난 것이었는데, 이 중 대부분은 전원망 설계의 문제였습니다. 이 부분을 고치면 98% 까지 성공할 수 있습니다.
• MOST 결과: MOST 는 '전력 차단 스위치'를 넣었습니다. 만약 칩의 한 부분이 고장 나면, 그 부분만 전기를 끊고 나머지는 계속 작동하게 하는 비상용 차단기입니다. 하지만 이번 테스트에서는 고장 난 부분이 없어서 차단기의 효능을 직접 증명하진 못했습니다.

2. 기능 테스트 (눈이 잘 보이는가?)

• 칩이 전기를 받아서 입자를 감지하는지 확인했습니다.
• MOSS: 칩의 '눈 (픽셀)'이 입자를 감지하는 능력은 99% 이상으로 매우 뛰어났습니다. 하지만 데이터를 읽는 방식이 너무 단순해서 일부 오류가 발생했습니다. 이는 디자인 문제라, 다음 버전에서는 고칠 예정입니다.
• MOST: 전력을 아끼는 기술 (Power Gating) 을 성공적으로 시연했습니다.

3. 방사선 테스트 (방사능을 견딜까?)

• LHC 내부는 방사선이 매우 강합니다. 칩이 녹아내리지 않아야 합니다.
• 결과: MOSS 는 방사선 (이온화 방사선 4 kGy, 비이온화 방사선 4×10¹²) 을 쬐어도 99% 이상의 성능을 유지했습니다. 마치 방사선 폭풍 속에서도 시계가 정확하게 시간을 가리키는 것과 같습니다.

4. 에너지 측정 (입자의 무게를 재는가?)

• 칩이 입자가 얼마나 많은 에너지를 가지고 있는지 측정할 수 있는지 확인했습니다.
• 결과: 철 (Fe) 원자에서 나오는 빛을 쏘아보니, 칩이 입자의 에너지를 아주 정확하게 (약 7.5% 오차) 측정했습니다.

---

💡 결론: "우리는 성공했다!"

이 논문의 결론은 매우 명확합니다.

1. 기술적 성공: 거대한 반도체 칩을 여러 조각으로 이어 붙여 (Stitching) 만드는 것이 기술적으로 가능하다는 것을 증명했습니다. 이어 붙이는 과정에서 문제가 생기지 않았습니다.
2. 충분한 수율: 고장 난 부분을 제외하고 고쳐보면, 필요한 칩을 구할 수 있을 만큼 성공률이 높습니다 (약 98%).
3. 내구성: LHC 의 극한 환경에서도 버틸 수 있는 튼튼함을 입증했습니다.

한 줄 요약:

"우리는 거대한 입자 가속기의 '눈'이 될 초박형 반도체 칩을 성공적으로 개발했습니다. 비록 초기 버전에서 약간의 설계 오류가 있었지만, 이를 수정하면 ALICE 실험의 업그레이드를 위한 완벽한 칩을 만들 수 있습니다."

이 연구는 앞으로 ALICE 실험이 더 정밀한 우주의 비밀을 풀어내는 데 중요한 발판이 될 것입니다.

기술 요약

논문 요약: ALICE ITS3 업그레이드를 위한 웨이퍼 규모 MAPS 프로토타입 테스트 및 특성 분석

1. 문제 정의 (Problem)

ALICE 실험의 내부 추적기 (ITS) 중 가장 안쪽 3 층을 교체하는 'ITS3 업그레이드' 프로젝트는 차세대 LHC 장기간 정지 (LS3) 기간 동안 새로운 설계가 필요합니다.

• 목표: 초경량 (ultra-light) 의 곡면 (bent) MAPS(단일 집적 실리콘 센서) 기반 추적기를 개발하여, 실리콘 다이 외에는 거의 물질이 없는 상태를 유지해야 합니다.
• 도전 과제: 300mm 웨이퍼 크기의 센서를 6 개 사용하여 3 개의 실린더를 구성해야 하므로, 기존처럼 개별 칩을 선별하여 조립하는 방식이 불가능합니다. 따라서 **웨이퍼 전체의 수율 (yield)**이 매우 높아야 하며, 특히 대면적 칩 제작 시 발생할 수 있는 단락 (shorts) 및 결함 관리가 핵심 문제입니다.
• 해결 방안: 65nm 공정에서 제작된 두 가지 대형 프로토타입 칩인 MOSS(MOnolithic Stitched Sensor) 와 MOST(MOnolithic Stitched sensor with Timing) 를 개발하여, 스티칭 (stitching) 기술을 통한 웨이퍼 규모 센서의 실현 가능성과 성능을 검증했습니다.

2. 방법론 (Methodology)

두 프로토타입은 서로 보완적인 설계 접근법을 취하며 다음과 같은 테스트를 수행했습니다.

• 칩 설계 특징:
  • MOSS: 폭 14mm, 픽셀 피치 22.5µm(상단) 및 18µm(하단). 중앙부는 10 개의 반복 센서 유닛 (RSU) 으로 구성되며, 스티칭으로 연결됩니다. 전력 그리드가 세분화되어 있어 (하반 RSU 당 3 개의 전력 도메인) 결함 격리 전략을 취합니다.
  • MOST: 폭 2.5mm, 단일 피치 18.5µm. 최대 집적 밀도를 가지며, 전 세계적 전력 공급망에 **그레인 파워 스위치 (granular power switches)**를 도입하여 단락 발생 시 해당 픽셀 그룹 (256 개 아날로그/352 개 디지털) 을 전원망에서 분리하는 '전원 게이팅 (power gating)' 기능을 구현했습니다.
• 테스트 절차:
  1. 전원 수율 (Powering Yield): 120 개의 MOSS 와 66 개의 MOST 칩에 대해 교차 임피던스 측정, 열화상 카메라를 이용한 서서히 전력 공급 (ramping), 및 임피던스 재측정을 수행하여 단락 및 핫스팟을 분석했습니다.
  2. 기능적 수율 (Functional Yield): 디지털/아날로그 주변 회로 테스트, 픽셀 매트릭스 판독, 임계값 및 노이즈 균일성 평가, 가짜 히트 (fake-hit) 비율 측정을 수행했습니다.
  3. 에너지 캘리브레이션: 55Fe 소스를 사용하여 입사 입자의 에너지 손실 측정 및 ToT(Time-over-Threshold) 선형성 검증.
  4. 빔 테스트 (In-Beam Testing): CERN PS 에서 빔을 조사하여 검출 효율 (efficiency) 과 가짜 히트율을 측정했습니다.
  5. 방사선 내성 테스트: 이온화 방사선 (10 kGy) 과 비이온화 방사선 (10¹³ 1 MeV neq cm⁻²) 을 조사하여 성능 저하를 평가했습니다.

3. 주요 기여 및 결과 (Key Contributions & Results)

• 스티칭 기술의 검증: MOSS 와 MOST 는 스티칭 경계에서 발생하는 특별한 문제가 없음을 증명하여, 웨이퍼 규모의 스티칭된 센서 설계가 HEP(고에너지 물리) 실험에서 실현 가능함을 입증했습니다.
• 수율 분석:
  • MOSS: 전원 공급 단계에서 약 4.3% 의 영구 단락이 발견되었으나, 대부분은 '버닝-스루 (burn-through)' 현상으로 제거되었습니다. 기능적 테스트에서 스티칭 아키텍처의 한계 (히트 래치 해제 불가 등) 와 전원 그리드 단락을 제외하면, 영역당 약 98% 의 수율을 달성했습니다. 전체적인 수율은 약 76.4% 였으나, 프로토타입 특유의 아키텍처 문제를 보정하면 84.7% 까지 상승합니다.
  • MOST: 전원 그리드와 픽셀 매트릭스 사이의 스위치로 인해 전체 칩 단위로 테스트되었으며, 약 56.1% 가 전원 공급에 실패했습니다. 이는 칩 면적이 MOSS 의 2.3 배 크기이기 때문이며, 전원 그리드 설계와 유사한 단락 문제가 주원인입니다.
• 방사선 내성 및 성능:
  • MOSS 는 **4 kGy 의 총 이온화 선량 (TID)**과 4 × 10¹² 1 MeV neq cm⁻²의 NIEL (방사선 손상) 조건에서도 99% 이상의 검출 효율과 10⁻1 히트/픽셀/초 미만의 가짜 히트율을 유지했습니다. 이는 ALICE ITS3 의 요구 사항을 충족합니다.
• 전원 게이팅 및 바이어싱:
  • MOST 는 전원 게이팅 스위치가 정상적으로 작동하여 단락된 영역을 격리할 수 있음을 시연했습니다.
  • MOST 는 새로운 바이어싱 방식 (Vs 시프트) 을 도입하여, 칩 전체에 음전압을 분배할 필요성을 제거하고 전계 효과 트랜지스터의 운영 마진을 유지했습니다.
• 에너지 분해능: 55Fe 소스 테스트 결과, MOSS 는 7.3%, MOST 는 7.7% 의 에너지 분해능을 보였습니다.

4. 의의 (Significance)

• ITS3 최종 설계의 기초: 본 연구는 웨이퍼 규모의 스티칭 센서 설계가 ALICE ITS3 업그레이드에 적합함을 확증했습니다.
• 설계 피드백: 프로토타입에서 발견된 전원 그리드 단락 및 판독 아키텍처의 한계는 최종 ITS3 ASIC 설계에 중요한 피드백을 제공했습니다. 특히 전원 그리드의 세분화와 결함 격리 전략은 향후 설계에 반영될 예정입니다.
• 기술적 돌파구: 대면적 CMOS 센서의 스티칭, 전원 게이팅을 통한 결함 허용 (fault tolerance), 그리고 고방사선 환경에서의 초경량 추적기 구현 가능성을 보여주었습니다.

결론적으로, MOSS 와 MOST 프로토타입은 ALICE ITS3 의 핵심 기술인 웨이퍼 규모 스티칭 센서의 실현 가능성을 성공적으로 입증했으며, 방사선 내성과 수율 면에서 최종 검출기 제작에 필요한 기준을 충족하거나 이를 달성할 수 있는 충분한 근거를 제시했습니다.