Behavioral-Level Simulation of Digital Readout for COFFEE at LHCb Upstream Pixel Tracker

이 논문은 LHCb 업그레이드 II 의 상류 픽셀 추적기에 적용 중인 55nm HVCMOS 센서 COFFEE 의 디지털 판독 회로 시뮬레이션을 통해, 100ns 이하의 판독 주기에서 거의 100% 효율을 달성하는 컬럼 드레인 판독 메커니즘과 BXID 공유 데이터 포맷에 적합한 버퍼 및 메모리 자원을 평가하여 COFFEE 와 CHiR 칩의 설계에 지침을 제공했습니다.

핵심

1. 상황 설정: 혼잡한 스타디움 (LHCb 업그레이드 II)

미래의 LHCb 실험은 마치 매우 혼잡한 스타디움과 같습니다.

• 경기: 14 TeV 에너지의 양성자끼리 부딪히는 경기입니다.
• 관중 (입자): 1 초에 4000 만 번 (40 MHz)이나 공이 날아다니며 부딪힙니다.
• 카메라 (COFFEE 칩): 경기장 가장 안쪽, 선수들이 뛰는 곳 바로 옆 (빔 파이프에서 4cm) 에 설치된 초고해상도 카메라입니다.
• 문제: 관중이 너무 많고 공이 너무 빨리 날아다녀서, 카메라가 모든 순간을 찍어내려면 엄청난 속도와 처리 능력이 필요합니다. 만약 카메라가 한 번에 한 장만 찍고 다음 장을 찍을 때까지 1 초가 걸린다면? 경기의 99% 를 놓치게 되겠죠.

2. 핵심 과제 1: "한 번에 한 명씩" vs "줄 서기" (Column-Drain Readout)

이 카메라 칩은 픽셀 (화소) 이 128 줄 x 360 열로 되어 있습니다. 누군가 (입자) 가 픽셀을 건드리면 신호가 나옵니다.

• 기존 방식의 문제: 픽셀이 신호를 보내면, 그 신호를 읽는 '관리자'가 와서 데이터를 가져갑니다. 만약 관리자가 너무 느리게 오면, 그 사이에 또 다른 손님이 오면 그 손님은 무시당하고 사라집니다. (효율 저하)
• 이 연구의 해결책 (토큰 패싱): 관리자 (리드아웃 컨트롤러) 가 "이제 너부터 이야기해!"라고 토큰을 주고 순서대로 읽는 방식을 썼습니다.
• 시뮬레이션 결과 (비유):
  • 관리자가 한 사람을 처리하는 시간이 100 나노초 (1000 분의 1 초보다 훨씬 짧은 시간) 이내라면? 100% 성공률을 기록합니다. 모든 손님을 다 챙겨줍니다.
  • 하지만 100 나노초를 넘기면? 손님이 줄을 서서 기다리는 동안 다른 손님이 오면, 이미 줄을 선 손님이 밀려나고 새 손님이 들어오지 못해 혼란이 생깁니다.
  • 결론: 카메라 칩이 이 혼잡한 경기장을 다 찍어내려면, 한 번의 처리 속도가 100 나노초를 절대 넘으면 안 됩니다.

3. 핵심 과제 2: "데이터 폭포"를 어떻게 처리할까? (BXID-Sharing & 메모리)

입자들이 부딪힐 때, 어떤 순간에는 아주 적은 입자만 날아오고, 어떤 순간에는 수백 개의 입자가 동시에 폭포처럼 쏟아집니다.

• 문제: 데이터가 한 번에 너무 많이 쏟아지면, 카메라의 저장소 (메모리) 가 터져버립니다.
• 해결책 (공유 메모리 풀):
  • 이 칩은 데이터를 '한 번에 한 번'씩 보내는 게 아니라, 몇 초 (BXID) 단위로 묶어서 보냅니다.
  • 이를 위해 칩 안에 거대한 **공유 수영장 (멀티-뱅크 서큘러 버퍼)**을 만들었습니다.
  • 시뮬레이션 결과:
    • 보통 때는 수영장 물이 찰랑찰랑하지만, **갑자기 폭우가 쏟아지는 순간 (희귀한 고밀도 사건)**에는 물이 넘칠 수 있습니다.
    • 연구팀은 "폭우가 얼마나 오래 지속될지"를 시뮬레이션해서, 수영장의 크기를 계산했습니다.
    • 결과: 폭우가 215 번 정도 (클럭 사이클) 지속될 수 있는 긴 꼬리 (Long Tail) 까지 고려해야 하지만, 보통은 80 번 정도면 충분합니다. 메모리 크기를 이 '폭우의 최대 규모'에 맞춰 설계해야 데이터를 잃지 않습니다.

4. 데이터 전송: 고속도로의 교통 체증

데이터를 밖으로 보내는 고속도로 (출력 링크) 가 6 개 있습니다.

• 상황: 데이터가 너무 많으면 고속도로가 막힙니다.
• 해결: 6 개의 고속도로 중 가장 붐비는 1 번 도로에 99% 의 트럭이 가고, 6 번 도로에는 39% 만 가게 우선순위를 정했습니다.
• 결과: 6 개의 고속도로를 모두 활용하면, 가장 혼잡한 곳에서도 데이터 손실 없이 모든 트럭을 보낼 수 있음이 확인되었습니다.

5. 요약 및 결론

이 논문은 **"코피 (COFFEE)"**라는 미래형 카메라 칩이 LHCb 의 거대한 입자 폭풍을 견딜 수 있을지 미리 시뮬레이션한 보고서입니다.

1. 속도: 한 번에 한 픽셀을 읽는 속도가 100 나노초 이내여야만 100% 성공적으로 모든 입자를 찍을 수 있습니다. (너무 느리면 중요한 순간을 놓칩니다.)
2. 저장소: 갑자기 쏟아지는 입자 폭포를 감당하기 위해, 충분히 큰 공유 메모리가 필요하지만, 평소에는 그 메모리가 비어있을 때가 많으므로 더 똑똑한 관리 시스템이 필요합니다.
3. 전송: 6 개의 데이터 전송 선로만으로도 가장 혼잡한 상황에서도 데이터를 모두 보낼 수 있습니다.

한 줄 평:

"이 연구는 거대한 입자 폭풍 속에서 카메라가 100 나노초라는 초단위 속도로 모든 순간을 놓치지 않고 찍어내기 위해, 어떤 속도와 메모리 크기가 필요한지 미리 계산해낸 '성공적인 설계도'입니다."

이 설계에 따라 2025 년에 '코피 3' 칩이 만들어지고, 2026 년에는 더 발전된 '치르 (CHiR)' 칩이 나오게 될 것입니다.

기술 요약

제공된 논문 "Behavioral-Level Simulation of Digital Readout for COFFEE at LHCb Upstream Pixel Tracker"에 대한 상세한 기술 요약은 다음과 같습니다.

1. 연구 배경 및 문제 정의 (Problem)

• 배경: LHCb 업그레이드 II (Upgrade II) 에 도입될 상부 픽셀 (Upstream Pixel, UP) 검출기를 위해, 55nm 공정을 활용한 고전압 CMOS (HVCMOS) 픽셀 센서인 'COFFEE' 시리즈가 개발 중입니다.
• 문제점:
  • LHCb Upgrade II 의 Run 5 운영 조건 (14 TeV, 40 MHz 번치 크로스링, 높은 광도) 에서 빔 파이프에서 4cm 떨어진 UP 검출기는 매우 높은 입자 충돌률 (Hit Rate) 을 경험하게 됩니다.
  • 특히 가장 안쪽에 위치한 칩의 경우, 칩당 최대 322.5 MHz의 충돌률을 기록할 것으로 예상됩니다.
  • 이러한 고밀도 충돌 환경에서 데이터의 손실 (Efficiency loss) 을 방지하고, 비균일한 충돌 분포로 인한 데이터 트래픽의 버스트 (Bursty) 특성을 처리하기 위해 디지털 판독 회로의 성능을 정밀하게 평가할 필요가 있습니다.

2. 연구 방법론 (Methodology)

• 시뮬레이션 환경:
  • 모델링: 픽셀 어레이 및 주변 판독 회로에 대한 행동 수준 (Behavioral-level) 모델을 SystemC 를 사용하여 구축했습니다.
  • 입력 데이터: 50,000 개의 최소 편향 (Minimum-bias) 양성자 - 양성자 충돌에 대한 몬테카를로 (MC) 히트 이벤트를 테스트베드에 주입했습니다. 평균 충돌 밀도 대신 MC 이벤트를 사용하여 비균일하고 버스트 형태의 데이터 트래픽을 반영했습니다.
• 평가 대상 칩: 시뮬레이션은 빔에 가장 가까운 두 개의 최악의 경우 (Worst-case) 칩 (Chip 1: 274.9 MHz, Chip 2: 322.5 MHz) 을 대상으로 수행되었습니다.
• 주요 분석 요소:
  1. 컬럼 드레인 (Column-drain) 판독 메커니즘: COFFEE3 에 적용된 방식의 효율성과 단일 판독 주기 (Readout cycle) 의 영향 분석.
  2. BXID 공유 데이터 포맷에 적응된 주변 판독 아키텍처: 대역폭 제한으로 인해 도입된 새로운 데이터 포맷에 필요한 메모리 자원 (버퍼 깊이 등) 평가.

3. 주요 기여 및 결과 (Key Contributions & Results)

A. 컬럼 드레인 판독 메커니즘 및 칩 효율성

• 메커니즘: 각 더블 컬럼 내에서 토큰 전달 방식 (Token passing) 을 사용하여 픽셀 히트를 판독하며, 픽셀 내 RAM 셀은 한 번에 하나의 히트 데이터만 저장할 수 있습니다.
• 결과:
  • 판독 주기 (READ signal width) 의 임계값: 단일 판독 주기가 100 ns 이하일 때 칩 효율성이 거의 100% 를 유지합니다.
  • 효율 저하: 판독 주기가 100 ns 를 초과하면 효율성이 급격히 감소하며, 충돌 분포의 비균일성으로 인해 컬럼 간 효율 편차가 발생합니다. 이는 재구성된 물리량의 체계적 편향 (Systematic biases) 을 초래할 수 있습니다.
  • 결론: COFFEE3 (2025 년 제작 예정) 에서는 100 ns 이하의 판독 주기를 유지하는 것이 필수적입니다.

B. BXID 공유 데이터 포맷 및 주변 판독 아키텍처

• 데이터 포맷: 출력 링크 대역폭 제한을 극복하기 위해 'BXID 공유 (Bunch Crossing grouping)' 방식인 Normal Compact 포맷을 사용합니다. 이를 통해 Chip 1 과 Chip 2 는 각각 39.3% 와 40.8% 의 비트 수를 절감합니다.
• 메모리 자원 평가:
  • 멀티-뱅크 서큘러 버퍼 (Multi-bank circular buffer): 전역적으로 공유되는 이 버퍼는 TOA (Time of Arrival) 보정을 위해 필수적입니다.
  • 지연 시간 (Latency) 분석: 히트 발생부터 데이터 패킷이 버퍼에 도달할 때까지의 지연 시간은 대부분 80 클럭 사이클 이내이지만, 일부는 215 클럭 사이클까지 길어지는 '긴 꼬리 (Long tail)' 분포를 보입니다. 이는 픽셀 내 대기 시간 (Queuing latency) 에 기인합니다.
  • 메모리 요구량: 긴 꼬리 분포를 모두 수용하기 위해 상당한 메모리 자원이 필요하며, 이를 잘라내면 효율 손실이 발생합니다. FIFO 깊이는 약 23 으로 설정해야 합니다.
  • 대역폭 활용: 6 개의 1.28 Gbps 출력 링크를 사용할 때, Chip 2 의 경우 최대 99.8% 의 대역폭 활용률을 보이며 데이터 처리에 충분한 여유가 있음을 확인했습니다.

4. 연구의 의의 및 향후 과제 (Significance & Future Work)

• 의의:
  • LHCb Upgrade II 의 극한 환경에서 COFFEE 칩이 요구하는 100 ns 이하의 판독 주기를 명확히 규명하여 설계 가이드라인을 제시했습니다.
  • BXID 공유 포맷을 위한 주변 회로 아키텍처 (특히 대규모 메모리 버퍼) 의 필요성과 설계 파라미터를 시뮬레이션을 통해 검증했습니다.
  • CHiR 칩 (2026 년 초 테이프아웃 예정) 에 BXID 공유 데이터 포맷에 적응된 판독 아키텍처가 구현될 것임을 시사합니다.
• 한계 및 향후 작업:
  • 현재 시뮬레이션은 백엔드가 항상 데이터를 받을 준비가 되어 있다고 가정하여 (백프레셔 없음) 각 단계를 분리하여 수행되었습니다.
  • 향후 **전체 시스템 통합 시뮬레이션 (Global simulation)**을 통해 백프레셔 (Back-pressure) 효과 등을 포함한 더 정밀한 평가를 진행할 계획입니다.
  • 대부분의 시간이 유휴 상태인 메모리 자원을 최적화하기 위해 더 지능적인 스케줄링 알고리즘을 적용할 예정입니다.

이 논문은 LHCb 실험의 차세대 검출기 개발에 있어, 고충돌률 환경에서의 디지털 판독 회로 설계의 핵심 파라미터를 결정하는 데 결정적인 역할을 하는 행동 수준 시뮬레이션 결과를 제시한다는 점에서 중요한 의의를 가집니다.