Resist-free shadow deposition using silicon trenches for Josephson junctions in superconducting qubits

이 논문은 화학적 오염을 줄이고 CMOS 호환성을 확보하여 조셉슨 접합을 제작하는 새로운 레지스트 없는 실리콘 트렌치 방법을 제시하고, 이를 통해 최대 184 마이크로초의 에너지 완화 시간을 달성한 것을 보고합니다.

핵심

이 논문은 양자 컴퓨터의 핵심 부품인 '초전도 큐비트'를 만드는 방식을 혁신적으로 바꾼 연구입니다. 복잡한 과학 용어 대신, 집을 짓는 과정에 비유하여 쉽게 설명해 드리겠습니다.

1. 기존 방식의 문제점: "접착제 (레지스트) 의 부작용"

지금까지 과학자들은 초전도 큐비트 안의 '조셉슨 접합 (JJ)'이라는 아주 작은 스위치를 만들 때, **포토레지스트 (감광액)**라는 특수한 접착제를 사용했습니다.

• 비유: 마치 벽에 그림을 그리기 위해 먼저 테이프를 붙이고, 그 위에 페인트를 바르고, 다시 테이프를 떼어내는 방식입니다.
• 문제점: 이 테이프 (레지스트) 를 떼어낼 때, 미세한 화학 찌꺼기가 벽 (기판) 에 남게 됩니다. 또한, 테이프가 붙어있는 동안은 벽을 깨끗이 닦거나 새로운 재료를 쓸 수 없어 선택의 폭이 좁아집니다. 이 찌꺼기들이 양자 컴퓨터의 성능을 떨어뜨리는 '소음'을 만들어냅니다.

2. 이 연구의 해결책: " silicon 트렌치 (구덩이) 를 이용한 그림자 기법"

연구팀은 이 '접착제 (레지스트)'를 아예 쓰지 않는 새로운 방법을 개발했습니다.

• 비유: 실리콘 기판 (큐비트의 바닥) 에 아주 정교하게 **작은 구덩이 (트렌치)**를 파는 것입니다.
• 작동 원리:
  1. 실리콘 바닥에 구덩이를 파고, 그 벽면을 이용합니다.
  2. 금속 (알루미늄) 을 두 번에 걸쳐 비스듬하게 증착합니다.
  3. 구덩이 벽이 그림자 역할을 하여, 금속이 구덩이 바닥과 벽을 타고 올라가면서 자연스럽게 겹치는 부분을 만듭니다.
  4. 이 겹치는 부분이 바로 '조셉슨 접합'이 됩니다.
• 장점: 접착제 (레지스트) 를 쓰지 않았기 때문에 화학적 찌꺼기가 전혀 남지 않습니다. 마치 깨끗한 캔버스에 그림을 그리는 것과 같습니다.

3. 놀라운 결과: "더 오래, 더 안정적으로"

이 새로운 방법으로 만든 큐비트를 실험해 보니 놀라운 성과가 나왔습니다.

• 오래 지속됨: 양자 상태가 깨지기 전까지 유지되는 시간 (T1) 이 평균 184 마이크로초까지 늘어났습니다. 이는 기존 방식보다 훨씬 긴 시간입니다.
• 깨끗한 접촉: 금속과 바닥이 만나는 곳에 탄소나 산소 같은 불순물이 거의 없다는 것을 확인했습니다. (기존 방식에서는 이런 불순물이 자주 발견되었습니다.)
• 안정성: 시간이 지나도 성능이 들쑥날쑥 변하는 정도가 매우 작았습니다. 마치 흔들리지 않는 탁자 위를 걷는 것처럼 안정적입니다.

4. 왜 이것이 중요한가요?

• 확장성: 이 방법은 반도체 산업에서 이미 표준으로 쓰이는 기술 (CMOS) 과 호환됩니다. 즉, 공장에서 대량 생산하기 훨씬 쉽습니다.
• 재료의 자유: 접착제를 쓰지 않기 때문에, 알루미늄 말고도 다른 새로운 금속이나 재료를 실험해 볼 수 있는 문이 열렸습니다.
• 미래: 이 기술은 양자 컴퓨터가 더 많은 큐비트를 가지고 더 복잡한 문제를 풀 수 있도록 하는 '청정 공장'과 같은 역할을 합니다.

요약

이 논문은 **"접착제 (레지스트) 를 쓰지 않고, 실리콘 바닥에 구덩이를 파서 그림자 원리로 금속을 겹치게 하는 새로운 방법"**을 제시했습니다. 그 결과, 더 깨끗하고, 더 오래 지속되며, 더 안정적인 양자 컴퓨터를 만들 수 있게 되었습니다. 이는 양자 컴퓨터가 실용화되는 길에 매우 중요한 한 걸음입니다.

기술 요약

1. 연구 배경 및 문제 제기 (Problem)

• 초전도 큐비트 성능의 병목: 초전도 큐비트의 성능 향상은 주로 '베이스 레이어 (base layer)'의 표면 손실 감소와 소재 최적화를 통해 이루어져 왔습니다. 그러나 조셉슨 접합 (Josephson Junction, JJ) 의 제조 공정은 지난 25 년간 거의 변화가 없었습니다.
• 기존 공정의 한계 (레지스트 리프트오프): 현재 표준으로 사용되는 Dolan-bridge 방식은 폴리머 레지스트 (photoresist) 를 마스크로 사용하여 이중 각도 증착 (double-angle deposition) 을 수행한 후 레지스트를 제거 (리프트오프) 하는 과정을 거칩니다.
  • 화학적 오염: 레지스트 잔여물이 접합 계면에 탄소 (C) 및 산소 (O) 오염을 유발하여 큐비트의 결맞음 시간 (coherence time) 을 저하시킵니다.
  • 공정 제약: 레지스트 마스크는 표면 준비, 접합 소재 선택, 증착 방법 등 다양한 공정 변수를 제한하며, 확장성 (scalability) 에도 제약을 줍니다.
  • 기존 대안의 문제: 삼중층 (trilayer) 과 같은 완전 제법 (subtractive) 공정은 공정 단계가 너무 많아 최적화가 어렵고, 기존 스텐실 마스크 방식은 기계적 정밀도 부족으로 인해 성능 향상을 보여주지 못했습니다.

2. 제안된 방법론 (Methodology)

이 연구는 폴리머 레지스트를 전혀 사용하지 않는 새로운 조셉슨 접합 제조 공정을 제안합니다. 핵심은 에칭된 실리콘 (Si) 트렌치를 섀도우 마스크 (shadow mask) 로 활용하는 것입니다.

• 공정 흐름:
  1. 트렌치 형성: 고저항 실리콘 기판에 표준 CMOS 호환 공정 (열산화, 전자빔 리소그래피, CHF3/O2 및 HBr/Ar 건식 에칭) 을 사용하여 실리콘 트렌치를 형성합니다.
  2. 기판 세정: 접합 증착 직전 완충 산화물 에칭 (BOE) 을 통해 기판 표면의 자연 산화막과 잔여물을 완전히 제거하여 깨끗한 표면을 확보합니다.
  3. 섀도우 증착: 트렌치의 측벽이 그림자 효과를 만들어 접합 영역을 형성합니다.
     • 하부 전극: 49° 각도로 알루미늄 (Al) 증착.
     • 산화: 1 Torr 산소 분위기에서 5 분간 산화하여 AlOx 장벽 형성.
     • 상부 전극: -49° 각도로 알루미늄 증착.
     • 접합 형성: 트렌치가 좁아지는 지점에서 그림자가 중첩 영역 (overlap) 을 넘어가게 하여 접합 크기를 제어합니다.
  4. 큐비트 패터닝: 접합이 형성된 후, 광리소그래피와 알루미늄 습식 에칭을 통해 전체 큐비트 구조를 정의합니다. 이 과정에서 추가적인 증착 단계는 없습니다.

3. 주요 기여 및 혁신점 (Key Contributions)

• 레지스트 없는 (Resist-free) 공정: 폴리머 마스크를 제거함으로써 계면 화학적 오염을 근본적으로 차단했습니다.
• CMOS 호환성 및 확장성: 실리콘 트렌치 에칭은 표준 반도체 공정과 호환되어 대량 생산 및 200mm 웨이퍼 규모의 확장성이 가능합니다.
• 재료 무관성 (Material-agnostic): 레지스트 손상 문제가 없어 다양한 전극 및 터널 장벽 소재를 탐색할 수 있는 폭넓은 공정 윈도우를 제공합니다.
• 단순한 공정: 기존 Dolan-bridge 방식과 유사한 단일 리소그래피 단계와 증착 과정을 유지하면서, 복잡한 삼중층 공정의 단점을 제거했습니다.

4. 실험 결과 (Results)

• 계면 분석 (STEM/EELS):
  • 주사 투과 전자 현미경 (STEM) 및 전자 에너지 손실 분광법 (EELS) 분석 결과, 금속 - 기판 계면에서 탄소 오염이 검출되지 않았습니다.
  • 실리콘 기판과 알루미늄 전극 사이에 산화 실리콘 (SiOx) 이 존재하지 않았으며, 접합 장벽 (AlOx) 만 명확하게 관찰되었습니다. 이는 기판 세정 및 증착 과정의 높은 청정도를 입증합니다.
• 큐비트 성능:
  • 제작된 트랜스몬 (transmon) 큐비트의 에너지 완화 시간 (T1) 중앙값은 184 µs에 달했습니다.
  • **품질 인자 (Q1)**는 최대 **326 만 (3.26 million)**을 기록했습니다.
  • 커패시터 간격 (gap size) 에 따른 성능 분석을 통해 표면 참여 비율 (surface participation ratio) 이 성능을 제한하는 주요 요인임을 확인했습니다.
• 결맞음 변동성 (Fluctuation) 분석:
  • 36 시간 동안의 장기간 측정을 통해 T1 변동성을 분석했습니다.
  • 앨런 편차 (Allan deviation) 결과, 변동성 (σ) 이 기존 레지스트 기반 접합 큐비트 (약 13 µs) 보다 현저히 낮은 약 7.5 µs로 측정되었습니다.
  • 변동 분포는 정규 분포에 가깝고, 강한 2-레벨 시스템 (TLS) 의 스위칭 신호가 관측되지 않아 매우 안정적인 성능을 보였습니다.

5. 의의 및 결론 (Significance)

• 성능 검증: 레지스트를 사용하지 않는 새로운 방식으로도 기존 레지스트 기반 공법과 유사하거나 더 나은 수준의 큐비트 성능 (T1 ~184 µs) 을 달성할 수 있음을 증명했습니다.
• 공정 안정성: 레지스트 오염 제거로 인해 계면 품질이 향상되었고, 이로 인해 큐비트 성능의 장기적 변동성 (fluctuation) 이 크게 감소했습니다. 이는 대규모 양자 컴퓨터 구현에 필수적인 재현성 (reproducibility) 을 높여줍니다.
• 미래 전망: 이 기술은 기존 베이스 레이어 혁신 (예: 탄탈륨 등) 과 쉽게 통합될 수 있으며, 다양한 새로운 소재 플랫폼을 탐구할 수 있는 길을 열었습니다. 향후 고온 어닐링, 더 정교한 세정 공정, 그리고 비알루미늄 기반 소재와의 결합을 통해 성능을 더욱 극대화할 것으로 기대됩니다.

요약하자면, 이 논문은 초전도 큐비트 제조에서 오랜 기간 사용되어 온 레지스트 기반 공정의 한계를 극복하기 위해, 실리콘 트렌치를 활용한 레지스트 없는 섀도우 증착 기술을 개발하고, 이를 통해 오염이 적고 변동성이 낮은 고품질 조셉슨 접합 및 큐비트를 제작하는 데 성공했음을 보고합니다.