Tantalum Damascene Coplanar Waveguide Resonators Fabricated Using 300 mm Scale Processes

이 논문은 초전도 트랜스몬 소자의 성능 저하를 유발하는 표면 산화물을 줄이기 위해, 다마신(damascene) 공정을 도입하여 금속/기판 계면을 형성함으로써 표면 참여율(surface participation ratio)을 낮추는 방안을 연구했습니다.

핵심

1. 문제 상황: "녹슨 울타리" 문제

양자 컴퓨터를 만드는 데 쓰이는 '초전도 회로'는 아주 예민한 장치입니다. 이 회로의 표면에는 눈에 보이지 않는 아주 얇은 **'산화막(녹)'**이 생기는데, 이 녹이 마치 **"회로의 에너지를 빨아먹는 스펀지"**처럼 작동합니다.

비유하자면, 아주 깨끗하고 매끄러운 고속도로(회로)를 만들었는데, 도로 옆 가드레일(회로의 옆면)에 녹이 슬어 있는 상황입니다. 이 녹 때문에 자동차(전기 신호)가 지나갈 때 소음이 발생하고 에너지가 낭비되어, 결국 양자 컴퓨터의 성능을 떨어뜨리게 됩니다.

2. 해결책: "다마신(Damascene) 공정" – "금속을 땅속에 매립하기"

기존 방식은 평평한 바닥 위에 금속을 깔고 옆면을 깎아내는 방식이었습니다. 그러다 보니 금속의 옆면이 공기 중에 노출되어 '녹(산화막)'이 생길 수밖에 없었죠.

연구팀은 이를 해결하기 위해 **'다마신 공정'**이라는 기술을 썼습니다. 이것은 마치 **"금속을 땅속에 깊이 파묻는 것"**과 같습니다.

• 기존 방식: 평지에 금속 울타리를 세우는 것 (옆면이 공기에 노출됨 $\rightarrow$ 녹 발생)
• 다마신 방식: 실리콘이라는 땅을 미리 파놓고, 그 구덩이 안에 금속을 가득 채운 뒤 윗부분을 평평하게 깎아내는 것 (옆면이 실리콘 속에 숨겨짐 $\rightarrow$ 녹 방지)

이렇게 하면 금속의 옆면이 공기와 만나는 대신, 깨끗한 실리콘 바닥과 직접 맞닿게 되어 '에너지를 빨아먹는 스펀지(녹)'를 원천 차단할 수 있습니다.

3. 실험 결과: "더 깨끗해진 고속도로"

연구팀은 두 가지 모델을 비교했습니다.

1. 구형 모델: 금속 옆면에 녹이 생길 수 있는 구조
2. 새 모델(다마신): 금속을 실리콘 속에 매립한 구조

실험 결과, 금속을 땅속에 묻은 방식(Pristine interface)이 기존 방식보다 에너지 손실을 약 2배 정도 줄이는 데 성공했습니다. 즉, 신호가 훨씬 더 깨끗하고 오래 유지된다는 뜻입니다.

4. 요약하자면?

이 논문은 **"양자 컴퓨터의 회로 옆면에 생기는 '녹'이 성능을 깎아먹는 주범임을 확인했고, 이를 막기 위해 금속을 실리콘 속에 아예 파묻어버리는 '매립형 제조 방식'이 효과적임을 증명했다"**는 내용입니다.

이 기술이 발전하면 양자 컴퓨터가 훨씬 더 안정적이고 강력해지는 데 큰 도움이 될 것입니다!

기술 요약

[기술 요약] 300mm 공정 기반의 탄탈륨 다마신(Damascene) CPW 공진기 제작 연구

1. 연구 배경 및 문제 제기 (Problem)

초전도 트랜스몬(Transmon) 큐비트의 성능을 결정짓는 핵심 요소 중 하나는 **결맞음 시간(Coherence time, $T_1$)**입니다. 최근 탄탈륨(Ta) 기반 소자가 기존 니오븀(Nb)보다 우수한 성능을 보임이 입증되었으나, 여전히 소자 표면 및 계면의 **이차원 결함(Two-Level Systems, TLS)**에 의한 에너지 손실 문제가 존재합니다.

특히, 기존의 식각(Etching) 방식은 초전도체 측면(Sidewall)에 자연 산화막(Native oxide)을 형성시키며, 이 산화막이 전기장 에너지의 일부를 점유하여 손실을 유발하는 **표면 참여율(Surface Participation Ratio, SPR)**을 높이는 원인이 됩니다. 본 연구는 이 측면 산화막 문제를 해결하기 위해 반도체 산업에서 널리 쓰이는 다마신(Damascene) 공정을 초전도 소자 제작에 도입하고자 했습니다.

2. 연구 방법론 (Methodology)

연구팀은 금속을 먼저 증착하고 식각하는 대신, 기판에 먼저 홈(Trench)을 판 뒤 금속을 채우고 평탄화하는 다마신 공정을 사용하여 탄탈륨 기반 CPW(Coplanar Waveguide) 공진기를 제작했습니다.

• 공정 흐름: 300mm 실리콘 웨이퍼에 $SiO_2/SiN$ 하드마스크를 형성 $\rightarrow$ RIE 및 습식 식각을 통해 Si 기판에 트렌치 형성 $\rightarrow$ ALD(원자층 증착)를 통한 TaN 시드층 증착 $\rightarrow$ Ta 스퍼터링으로 트렌치 충전 $\rightarrow$ **CMP(화학 기계적 평탄화)**를 통해 불필요한 금속 제거 $\rightarrow$ 최종적으로 초전도체가 실리콘 기판 내부에 매립된 구조 완성.
• 실험 설계 (Device Variants): 계면 상태를 제어하기 위해 5가지 유형의 소자를 제작했습니다.
  • Buried Oxide (산화물 매립형): 증착 중 진공을 깨뜨려 의도적으로 계면에 산화물(Oxynitride)을 형성시킨 경우 (Device A, B).
  • Pristine (순수 계면형): 진공 상태를 유지하여 산화물 없이 금속/기판 계면을 형성한 경우 (Device C, D, E).
• 분석 도구: STEM(주사 투과 전자 현미경) 및 EDS(에너지 분산형 X선 분광법)를 통한 계면 원소 분석, 저온(10mK)에서의 초전도 공진기 특성 측정.

3. 주요 기여 (Key Contributions)

• 다마신 공정의 초전도 소자 적용: 초전도체 측면의 자연 산화막 문제를 근본적으로 해결할 수 있는 다마신 공정의 타당성을 300mm 대면적 공정 스케일에서 입증했습니다.
• 계면 제어 기술 제시: ALD TaN 시드층과 CMP 공정을 결합하여, 금속/기판 계면을 산화물 없이 깨끗하게(Pristine) 유지할 수 있는 공정 경로를 제시했습니다.
• 물리적 모델 검증: 시뮬레이션(COMSOL)을 통해 계산된 공진 주파수와 실제 측정값 사이의 차이를 **운동 인덕턴스(Kinetic Inductance, $L_{ki}$)**를 통해 정밀하게 보정하여 모델의 신뢰성을 높였습니다.

4. 연구 결과 (Results)

• 계면 특성 확인: STEM/EDS 분석 결과, 'Buried Oxide' 소자에서는 계면에 산화물 층이 관찰된 반면, 'Pristine' 소자에서는 산화물이 거의 없는 깨끗한 Ta/Si 계면이 확인되었습니다.
• 품질 계수(Quality Factor, $Q$) 개선: 'Pristine' 계면을 가진 소자들이 'Buried Oxide' 소자들에 비해 통계적으로 **약 2배 높은 내부 품질 계수($Q_I$)**를 나타냈습니다. 이는 측면 산화막을 제거함으로써 TLS 손실이 감소했음을 시사합니다.
• TLS 거동 관찰: 온도 및 전력 변화에 따른 $Q_I$의 변화를 통해 초전도 소자 특유의 TLS 포화(Saturation) 현상을 성공적으로 관찰했습니다.

5. 연구의 의의 (Significance)

본 연구는 초전도 큐비트의 성능 저하를 일으키는 핵심 원인인 표면/계면 산화막 문제를 공정 구조의 변경(Damascene)을 통해 해결할 수 있음을 보여주었습니다. 특히 300mm 웨이퍼 스케일의 공정을 사용했다는 점에서, 향후 대규모 양자 프로세서(Scalable Quantum Processors)를 상용 반도체 파운드리 공정에서 제조할 수 있는 기술적 토대를 마련했다는 점에서 매우 중요한 의미를 갖습니다.