Practical Log-Depth Quantum State Preparation and Circuit Verification via Tree Tensor Network Compilation

본 논문은 행렬 곱 상태와 연산자를 로그 깊이 및 보조 큐비트가 없는 양자 회로로 분해하는 트리 텐서 네트워크 재규격화 방법을 제시하여, 충실도와 회로 깊이 간의 조절 가능한 절충을 통해 단기간 하드웨어에서 효율적인 상태 준비 및 회로 검증을 가능하게 한다.

핵심

이 논문은 쉬운 언어와 일상적인 비유를 사용하여 설명한 것입니다.

큰 문제: 거대한 퍼즐을 작은 테이블에 맞추기

복잡한 화학 반응이나 양자 시스템을 나타내는 거대하고 정교한 3D 퍼즐이 있다고 상상해 보세요. 고전 컴퓨터 세계에서는 이 퍼즐을 **행렬 곱 상태 (Matrix Product State, MPS)**라는 "평면" 설계도로 매우 효율적으로 기술할 수 있습니다. 이는 너무 많은 공간을 차지하지 않으면서도 모든 필요한 정보를 담고 있는 압축된 zip 파일과 같습니다.

그러나 실제 양자 컴퓨터에서 이러한 문제를 해결하려면 이 설계도를 기계에 "불러와야" 합니다. 문제는 이를 수행하는 표준 방식이 마치 바닥에서부터 한 줄로 올라가며 한 장의 벽돌씩 고층 빌딩을 짓는 것과 같다는 점입니다. 이로 인해 (일련의 지시 사항인) "회로"가 엄청나게 길어집니다.

오늘날의 양자 컴퓨터 (아직 초기 단계로 잡음이 많은 상태) 에서는 이러한 긴 회로가 너무 깊습니다. 컴퓨터가 마지막 지시를 완료할 때쯤이면 잡음으로 인해 데이터가 이미 뒤섞여 결과가 쓸모없는 쓰레기가 되어버립니다. 우리는 아마도 동시에 일어나는 층으로 건물을 짓는 것처럼, 이 고층 빌딩을 훨씬 더 빠르게 구축할 방법이 필요합니다.

해결책: "나무" 구조

이 논문의 저자들은 이러한 회로를 구축하는 새로운 방식을 제안합니다. 긴 단일 줄 (계단식) 로 퍼즐을 구축하는 대신, 설계도를 나무 (Tree) 형태로 재구성합니다.

가족 재회를 조직하는 것을 생각해 보세요:

• 옛 방식 (계단식): A 를 B 에게 소개한 다음, 그 쌍을 C 에게 소개하고, 그 세 사람을 D 에게 소개하는 식입니다. 시간이 오래 걸리며, 50 단계에서 길을 잃으면 전체 연결이 끊어집니다.
• 새로운 방식 (나무): A 와 B 를, 그리고 C 와 D 를 동시에 소개합니다. 그런 다음 (A+B) 쌍과 (C+D) 쌍을 서로 소개합니다. 가지가 뻗어 나가는 나무처럼 연결을 병렬로 구축하는 것입니다.

**재규격화 (renormalization)**라는 수학적 트릭 (긴 이야기를 주요 줄거리를 잃지 않고 짧은 버전으로 요약하는 것과 유사) 을 사용하여 평면 설계도를 이 나무 구조로 변환합니다.

결과: 회로가 $N$단계 (여기서 $N$은 입자의 수) 를 거치는 대신, 이제 $\log(N)$단계만 거칩니다. 시스템 크기를 두 배로 늘리면 작업량이 두 배가 아니라 지시 사항의 층을 하나만 추가하면 됩니다. 이로 인해 회로가 현재 하드웨어에서 실행하기에 충분히 "얕아"집니다.

트레이드오프: 엄청난 속도 향상을 위한 약간의 흐림

약간의 단점이 있습니다. 나무 구조를 효율적으로 작동시키기 위해 저자들은 때때로 나무의 가지를 "다듬어야" 합니다. 수학 세계에서는 이를 특이값 (singular values) 인 덜 중요하고 작은 세부 사항을 폐기한다는 의미입니다.

• 비유: 문자 메시지로 보내기 위해 고해상도 사진을 압축한다고 상상해 보세요. 픽셀 세부 사항이 아주 조금 손실되지만, 인간의 눈에는 이미지가 여전히 완벽하게 보이며 즉시 전송됩니다.
• 논문의 발견: 데이터를 다듬더라도 "흐림" (정확도 손실) 은 매우 느리게 증가한다는 것을 발견했습니다. 매우 큰 시스템조차도 결과는 여전히 매우 정확합니다 (20 큐비트의 경우 97% 이상의 충실도). 이 "흐림" 조절 노브를 조절할 수 있습니다: 시간을 대폭 절약하기 위해 약간 높이거나, 최대 정밀도를 위해 단단히 유지할 수 있습니다.

두 번째 트릭: "진실 탐지기"

이 논문은 또한 이 나무 방법을 사용하여 양자 컴퓨터가 올바르게 작동하는지 확인하는 방법을 보여줍니다. 이를 **검증 회로 (Verifier Circuit)**라고 합니다.

원석으로 된 다이아몬드를 연마된 보석으로 바꾸도록 설계된 마법 기계 (양자 연산) 가 있다고 상상해 보세요. 당신은 알고 싶습니다: "기계는 실제로 제 역할을 했을까, 아니면 가짜를 만들어냈을까?"

• 옛 방식: 보통 기계를 실행한 다음, 출력을 비교하기 위해 복잡하고 긴 테스트를 실행해야 합니다.
• 새로운 방식: 저자들은 "마법 기계" 자체를 나무 구조로 변환하는 방법을 보여줍니다. 그런 다음 기계와 테스트가 얕은 나무 모양의 회로에서 동시에 실행되는 특수 테스트를 수행합니다.
• 결과: 기계가 완벽하게 작동하면 회로는 "예" 신호 (특정 측정 결과) 를 줍니다. 기계에 잡음이 있거나 고장 나면 신호가 약해집니다. 이를 통해 과학자들은 추가 "보조" 입자 (ancillas) 나 길고 복잡한 테스트 없이도 양자 장치를 빠르게 보정할 수 있습니다.

그들이 주장하는 내용 요약

1. 더 빠른 로딩: 양자 상태를 로드하는 느린 선형 방식을 깊이에서 로그arithmic 인 빠른 나무 기반 방식으로 변환했습니다.
2. 조절 가능한 정확도: 오늘날의 잡음이 많은 컴퓨터에서 실용적으로 만들기 위해 정확도를 아주 조금 희생하여 엄청난 속도 향상을 얻을 수 있습니다.
3. 장치 보정: 이 방법을 확장하여 양자 연산이 올바르게 작동하는지 빠르게 확인할 수 있는 "검증 회로"를 만들었습니다. 이는 향후 양자 하드웨어를 보정하는 데 필수적입니다.

이 논문은 아직 화학 문제를 해결했다고 주장하지 않으며, 상업용 양자 컴퓨터를 구축했다고 주장하지도 않습니다. 이는 기존 양자 알고리즘이 오늘날 우리가 가진 하드웨어에서 훨씬 더 성공할 가능성을 높여주는 구체적이고 실용적인 "컴파일러" 도구를 제공합니다.

기술 요약

기술적 요약: 트리 텐서 네트워크 컴파일을 통한 실용적 로그-깊이 양자 상태 준비 및 회로 검증

문제 제기
화학 분야의 양자 알고리즘, 예를 들어 양자 위상 추정 (QPE) 및 양자 선택적 구성 상호작용 (QSCI) 에 있어 참조 상태의 효율적인 준비는 중요한 병목 현상이다. 행렬 곱 상태 (MPS) 는 종종 밀도 행렬 재규격화 군 (DMRG) 을 통해 얻어지는 양자 바닥 상태의 효율적인 고전적 표현을 제공하지만, 이러한 상태를 근미래 양자 하드웨어에 로드하는 것은 어렵다. 계단식 회로 (staircase circuits) 와 같은 MPS 의 양자 회로에 대한 표준 매핑은 선형 깊이 ($O(N)$) 를 초래하여, 잡음이 있는 중규모 양자 (NISQ) 장치의 결맞음 한계를 초과한다. 또한, 로그 깊이를 달성하기 위한 기존 방법들은 종종 회로 중간 측정과 고전적 피드포워드에 의존하는데, 이는 현재 높은 충실도와 낮은 지연 시간으로 구현하기 어렵다.

방법론
저자들은 MPS 를 이진 트리 텐서 네트워크 (TTN) 로 재규격화하여 로그-깊이 ($O(\log N)$) 양자 회로로 컴파일하는 방법을 제안한다. 이 절차는 다음과 같다:

1. 재규격화: MPS 는 국소적 병합과 특이값 분해 (SVD) 의 시퀀스를 통해 처리된다. 인접한 사이트들이 함께 블록화되며, SVD 는 가상 결합을 입력으로, 물리적 결합을 출력으로 사용하여 수행된다. 이는 비직교 성분을 트리 계층 구조를 따라 위로 이동시키는 등각 (isometries) 을 생성한다.
2. 축소 전략: 회로 깊이와 게이트 국소성을 제어하기 위해 SVD 가 축소된다. 유지된 특이값의 수는 충실도와 회로 깊이 사이의 거래를 위한 명시적 매개변수로 작용한다. 결합 차원 (bond dimension) 은 유효한 큐비트 해석을 유지하기 위해 2 의 거듭제곱으로 제한된다.
3. 회로 매핑: 결과적으로 생성된 TTN 은 등각 (단위 게이트에 내장 가능) 과 최종 비직교 텐서 (단위 행렬로 내장) 로 구성된다. 이 구조는 다중 큐비트 게이트로 구성된 로그-깊이 회로에 직접 매핑된다.
4. 연산자 확장 (검증자 회로): 이 방법은 행렬 곱 연산자 (MPO) 를 $2N$개의 사이트를 가진 MPS 로 벡터화함으로써 MPO 로 확장된다. 이를 통해 $|\langle \phi|U|\psi\rangle|^2$ 형태의 중첩을 계산하는 로그-깊이, 보조 큐비트 없는 회로를 구성할 수 있다.

주요 기여 및 결과

• 로그-깊이 상태 준비: 본 논문은 MPS 가 깊이가 $O(\log N)$으로 스케일링되는 회로로 분해될 수 있음을 보여준다. 정확한 분해는 결합 차원 $\chi$에 비례하는 게이트 크기 (최대 $4\log \chi$개의 큐비트) 를 초래하지만, 저자들은 결합 차원을 작은 고정 값 (예: 2) 으로 축소하면 게이트를 2-큐비트 연산으로 제한할 수 있음을 보인다.
• 충실도 대 깊이 트레이드오프: 무작위로 생성된 MPS 에 대한 수치적 결과는 결합 차원을 2 로 축소할 때 시스템 크기 $N$에 따라 충실도가 선형적으로 감소함을 나타낸다. 그러나 감소 속도는 느려, 20 개 큐비트까지의 시스템에서 충실도는 약 0.97 로 유지된다. 외삽에 따르면 100 개 이상의 큐비트에서도 충실도는 0.8 이상으로 유지될 것으로 예상되며, 저자들은 이를 QPE 및 QSCI 의 참조 상태 준비에 충분하다고 판단한다.
• 트랜스파일 효율성: 일반적인 하드웨어 토폴로지 (Heavy-Hex, Square Grid, All-to-All) 로 트랜스파일될 때, 근사적 방법은 200 개 큐비트에 대해 수백 단계의 회로 깊이를 산출하며, 이는 정확한 선형-깊이 방법이 요구하는 수천에서 수백만 개의 게이트에 비해 상당한 개선이다.
• 검증자 회로: 저자들은 MPO 를 위한 로그-깊이 검증자 회로를 구성한다. 이러한 회로는 $|\langle \phi|U|\psi\rangle|^2$ 중첩을 단일 계산 기저 진폭으로 계산한다.
  • 장치 보정: 본 논문은 이러한 회로가 회로 수준의 장치 보정을 위한 지표로 활용될 수 있음을 보여준다. 잡음이 있는 구현 $\tilde{U}$의 출력 진폭을 이상적인 $U$와 비교할 때, 측정된 충실도는 잡음이 증가함에 따라 단조 감소하여 하드웨어 벤치마킹을 위한 실용적인 도구를 제공한다.
  • SWAP 테스트 대안: 특히 $U=I$인 경우, 이 구성은 로그-깊이, 보조 큐비트 없는 양자 SWAP 테스트 구현을 제공한다.

의의 및 주장
본 논문은 복잡한 회로 중간 측정에 의존하지 않고 MPS 를 워밍업 (warm-start) 한 양자 알고리즘을 위한 "개념적으로 간단하고 실용적인" 경로를 제공한다. 주요 의의는 다음과 같다:

1. NISQ 에 대한 실용성: 조절 가능한 축소 매개변수를 도입함으로써, 이 방법은 작은 충실도 손실과 회로 깊이의 대폭적인 감소 사이를 사용자가 명시적으로 균형 잡을 수 있게 하여, 근미래 하드웨어에서 MPS 로딩을 실현 가능하게 만든다.
2. 구조적 확장: MPO 로의 확장은 로그-깊이, 보조 큐비트 없는 중첩 계산을 가능하게 하여 SWAP 테스트와 같은 표준 기법에 대한 구조화된 대안을 제공한다.
3. 보정 유용성: 저자들은 검증자 회로 구성을 회로 수준의 장치 보정을 위한 새로운 응용 분야로 제시하며, MPO 표현의 효율성을 활용하여 하드웨어 충실도를 테스트한다.

이 연구는 충실도/깊이 트레이드오프에 대한 직접적인 제어를 위한 명시적 축소 매개변수를 노출하고, 검증 목적으로 분해를 MPO 로 확장함으로써 이전의 로그-깊이 구성 (예: Malz 등) 과 구별된다. 저자들은 분해가 변분법과 달리 고전적 최적화가 필요 없는 분석적 방법임을 지적하지만, 근사의 충실도는 상태의 특정 구조에 의존하며 무작위 MPS 를 넘어선 고도로 구조화된 상태에 대해서는 추가 조사가 필요하다고 언급한다.