Co-optimization of spin coherence and valley splitting in Si/SiGe heterostructures

본 연구는 밀도 범함수 이론을 사용하여 3–4 nm 양자 우물, 낮은 $^{73}$Ge 및 $^{29}$Si 농도(50 ppm), 그리고 날카로운 계면을 갖는 Si/SiGe 이종 구조가 500 $\mu$eV를 초과하는 밸리 분리와 15 $\mu$s 이상의 스핀 결맞음 시간을 동시에 달성함으로써 반도체 양자 소자를 위한 이러한 핵심 매개변수들을 공동 최적화할 수 있음을 입증한다.

핵심

당신은 단 하나의 전자를 정보의 비트(bit)로 사용하는 아주 작고 빠른 초고속 컴퓨터를 만들려고 한다고 상상해 보십시오. 양자 컴퓨팅의 세계에서 이 전자는 회전하는 팽이처럼 작동합니다. 이 컴퓨터가 제대로 작동하려면, 이 팽이는 오랫동안 안정적(결맞음, coherent)이어야 하며, 근처에 있는 다른 유사한 팽이들과 매우 뚜렷하게 구분되어야 합니다.

이 논문은 실리콘 칩 안에서 이러한 "전자 팽이"들이 제대로 작동하는 것을 방해하는 두 가지 주요 문제, 즉 **밸리 분할(Valley Splitting)**과 스핀 결맞음 해제(Spin Decoherence) 문제를 다룹니다.

다음은 쉬운 비유를 사용한 연구 내용의 요약입니다.

1. 두 명의 적: "밸리"와 "소음"

밸리 문제 (안개 낀 풍경)
전자를 산맥을 걷는 등산객이라고 상상해 보십시오. 순수 실리콘에서는 등산객이 숨을 수 있는 여섯 개의 동일한 밸리가 존재합니다. 이것은 좋지 않은데, 왜냐하면 등산객이 실수로 다른 밸리로 미끄러져 자신이 운반하던 정보를 잃어버릴 수 있기 때문입니다.

• 해결책: 연구진은 "변형된(strained)" 실리콘 층(고무판을 늘리는 것과 같은 방식)을 사용하여 다섯 개의 밸리를 평평하게 만들고, 단 하나의 깊고 안전한 밸리만 남깁니다. 이 안전한 밸리와 나머지 밸리 사이의 높이 차이를 밸리 분할이라고 부릅니다.
• 목표: 등산객이 미끄러지지 않도록 이 높이 차이를 매우 크게 만드는 것입니다. 논문은 실리콘 "방"(양자 우물)을 더 좁게 만들수록 이 높이 차이가 커져서 등산객을 더 안전하게 지킬 수 있다는 것을 밝혀냈습니다.

소음 문제 (수다스러운 군중)
이제 등산객이 조용히 생각하려고 하는데, 바닥이 끊임없이 재잘거리는 돌들로 이루어져 있다고 상상해 보십시오. 이 "돌"들은 고유의 작은 자기 스핀(작은 자석과 같은)을 가진 원자핵입니다.

• 문제점: 천연 실리콘에는 약 5%의 "수다스러운" 원자(동위원소 29Si)가 있습니다. 주변 물질(SiGe)에는 이보다 더 많은 "수다스러운" 원자(동위원소 73Ge)가 있습니다. 전자가 이 수다스러운 돌들에 너무 가까워지면, 전자는 주의가 산만해지고 스핀 안정성을 잃게 됩니다(결맞음 해제).
• 목표: 등산객이 집중할 수 있도록 수다스러운 돌들로부터 멀리 떨어져 있게 만드는 것입니다.

2. 딜레마: "골디락스" 함정

연구진은 너무 작으면서 동시에 너무 큰 의자를 찾는 것과 같은 까다로운 트레이드오프(trade-off) 관계를 발견했습니다.

• 방이 너무 넓으면: 밸리 분할이 작아집니다. 등산객이 잘못된 밸리로 미끄러질 수 있습니다(안정성에 불리).
• 방이 너무 좁으면: 등산객은 벽에 매우 가까이 붙어 있어야 합니다. 벽은 "수다스러운" 73Ge 원자들이 가득한 SiGe 물질로 만들어져 있습니다. 밸리는 안전할지 몰라도, 이제 등산객은 소음에 너무 가까워져서 즉시 주의가 산만해집니다(결맞음에 불리).

논문의 해결책:
단순히 방을 좁게만 만들어서는 안 됩니다. 벽도 깨끗하게 청소해야 합니다.

3. 성공을 위한 레시피

연구팀은 강력한 컴퓨터 시뮬레이션(밀도 범함수 이론, Density Functional Theory)을 사용하여 수백만 가지의 서로 다른 원자 배열을 테스트했습니다. 그들은 다음과 같은 "최적의 지점(sweet spot)" 레시피를 찾아냈습니다.

1. 방을 좁게 만들기: 구체적으로, 약 3~4 나노미터(nm) 너비의 실리콘 층을 만듭니다. 이는 밸리 분할을 극대화합니다(등산객이 올바른 밸리에 머물도록 유지).
2. 벽을 정화하기: 좁은 방 때문에 전자가 벽에 닿을 수밖에 없으므로, 벽에서 "수다스러운" 원자들을 제거해야 합니다.
   • 벽에 있는 "수다스러운" 게르마늄(73Ge)을 거의 제로에 가깝게(50 ppm) 줄일 것을 권장합니다.
   • 또한, 방 안의 실리콘(29Si)을 매우 낮은 수준(50 ppm)으로 정화할 것을 권장합니다.

결과:
이 레시 recipe를 따른다면, 전자는 거대한 에너지 격차(500 마이크로 전자볼트 이상)를 가진 안전한 밸리에 머물 수 있으며, 오랫동안(15 마이크로초 이상) 안정적으로 유지될 수 있습니다.

4. 매끄러운 벽의 중요성

마지막으로, 논문은 벽의 품질을 살펴보았습니다.

• 날카로운 계면 (Sharp Interface): 실리콘이 끝나고 게르마늄이 시작되는 지점이 완벽하게 날카롭고 깨끗하게 잘린 상태를 말합니다. 이것이 이상적입니다.
• 흐릿한 계면 (Blurry Interface): 실제 상황에서는 이 전이 구간이 다소 "뭉툭"하거나 혼합된 형태(그라데이션처럼)인 경우가 많습니다. 논문은 흐릿한 벽이 나쁘다는 것을 발견했습니다. 이들은 밸리의 안전성을 떨어뜨리고 소음을 증가시켜, 전자 스핀을 더 빠르게 불안정하게 만듭니다.

요약

더 나은 실리콘 양자 컴퓨터를 만들기 위해서는, 매우 좁은 방(3~4 nm)을 만들어야 하지만 동시에 벽을 깨끗이 닦아 자기적 불순물을 제거해야 합니다. 이 두 가지를 모두 수행한다면, 전자는 미끄러짐으로부터 안전할 것이며 생각하기에 충분히 조용할 것입니다. 하나만 수행한다면, 시스템은 실패합니다.

기술 요약

기술 요약: Si/SiGe 이종 구조에서의 스핀 결맞음(Spin Coherence)과 밸리 분리(Valley Splitting)의 공동 최적화

문제 정의
반도체 스핀 큐비트, 특히 실리콘 기반 큐비트는 작은 크기와 성숙한 제조 기술과의 호환성 덕분에 확장 가능한 양자 정보 처리를 위한 유망한 경로를 제공한다. 그러나 현재 이들의 성능은 두 가지 주요 재료적 과제, 즉 낮은 에너지 상태의 밸리 상태 간 작은 에너지 분리와 핵 스핀과의 하이퍼파인 결합(hyperfine coupling)에 의한 스핀 결맞음 저하로 인해 제한된다. 천연 존재비의 실리콘에서는 스핀을 가진 $^{29}$Si(I=1/2)의 5% 농도가 주요한 디페이징(dephasing) 원인으로 남아 있다. $^{28}$Si의 동위원소 농축은 결맞음 시간을 개선해 왔으나, 밸리 분리($E_v$, 두 개의 가장 낮은 전도대 밸리 사이의 에너지 간격)는 여전히 결정적인 병목 구간으로 남아 있다. 작은 $E_v$ 값은 스핀 셔틀링(shuttling) 및 교환 게이트(exchange gate)와 같은 큐비트 연산 시 누설 채널(leakage channels)을 생성한다.

이러한 매개변수들을 최적화하는 과정에는 근본적인 트레이드오프(trade-off)가 존재한다. 밸리 분리를 높이기 위한 전략, 예를 들어 실리콘 양자 우물(QW) 폭($t_{QW}$)을 좁히는 방식은 전자 파동함수의 더 큰 부분이 주변의 SiGe 장벽층으로 침투하게 만든다. 이는 밸리 분리를 향상시키지만, 동시에 스핀을 가진 $^{73}$Ge(I=9/2) 핵과의 파동함수 중첩을 증가시켜 스핀 결맞음 시간($T_2^*$)을 저하시킬 수 있다. 이전 연구들은 실제적인 무질서 이종 구조에서 이러한 상충하는 요소들을 동시에 최적화하는 문제를 충분히 다루지 못했다.

방법론
저자들은 현실적인 Si/Si$_{0.7}$Ge$_{0.3}$ 이종 구조를 모델링하기 위해 대규모 밀도 범함수 이론(DFT) 계산을 사용한다. 주요 방법론적 특징은 다음과 같다:

• 구조 모델링: 본 연구는 특수 준무작위 구조(Special Quasirandom Structures, SQS)를 활용하여 SiGe 장벽의 합금 무질서를 정확하게 시뮬레이션하며, 최대 5,800개의 원자를 포함하는 무작위 구성을 생성한다.
• 시스템 변형: 저자들은 완화된 SiGe 장벽 사이에 샌드위치된 2.15 nm에서 9.1 nm 범위의 $t_{QW}$를 갖는 Si QW를 모델링한다. 또한 성장 결함을 반영하기 위해 이상적인 원자 단위의 급격한 계면과 유한한 폭의 전이층(1.1 nm 두께의 Si$_{0.85}$Ge$_{0.15}$ 층으로 모델링됨)을 갖는 구조를 모두 조사한다.
• 계산 기법: 구조 최적화에는 PBEsol 교환-상관 범함수가 사용된다. 밸리 분리는 작은 에너지 스케일을 해상하기 위해 높은 수렴 정밀도($\lesssim 1$ $\mu$eV)로 계산된다.
• 하이퍼파인 결합: 접촉 하이퍼파인 상호작용을 계산하기 위해, 저자들은 표준 의사 퍼텐셜(pseudopotential) 방식으로는 핵 위치에서의 파동함수 밀도에 접근할 수 없기 때문에, 모든 전자의 스핀 밀도를 재구성하는 투영된 평면파 증강파(Projector Augmented Wave, PAW) 방법을 사용한다.
• 스케일링: 계산된 디페이징 시간은 실험 조건에 맞추기 위해 시뮬레이션 셀 면적($\sim 7.6$ nm$^2$)에서 유효 양자점 면적인 700 nm$^2$로 리스케일링된다.

주요 결과

1. 밸리 분리 대 우물 폭: 계산 결과, QW 폭을 줄이면 밸리 분리($E_v$)가 증가한다는 일반적인 경향이 확인되었다. 이상적인 급격한 계면의 경우, $t_{QW} < 4$ nm에서 $E_v$는 1 meV를 초과할 수 있다. 그러나 더 넓은 우물($t_{QW} \ge 8$ nm)의 경우, $E_v$는 0.1–0.25 meV로 떨어진다. 본 연구는 합금 무질서와 계면의 급격함에 따른 $E_v$의 상당한 변동을 강조하며, 구조적 완화 과정 동안 값이 1 meV 이상 변할 수 있음을 보여준다.
2. 파동함수 침투: $t_{QW}$가 $\sim 5$ nm 미만으로 감소함에 따라, SiGe 장벽 내에 존재하는 전자 파동함수의 비율($p_B$)이 급격히 증가한다. 이러한 침투 증가는 $^{73}$Ge 핵에 대한 하이퍼파인 결합을 크게 강화한다.
3. 동위원소의 공동 최적화: 본 연구는 불균일한 스핀 디페이징 시간($T_2^*$)을 $^{29}$Si 및 $^{73}$Ge 농도에 대해 매핑한다.
   • 넓은 우물이나 높은 $^{29}$Si 농도($>1000$ ppm)의 경우, 디페이징은 QW 내의 핵에 의해 지배된다.
   • 좁은 우물($t_{QW} \approx 3.2$ nm)과 높은 $^{28}$Si 농축(50 ppm $^{29}$Si) 조건에서는 장벽 내 $^{73}$Ge의 기여가 중요해진다.
   • 좁은 우물에서 $T_2^* > 15$ $\mu$s를 달성하기 위해, 저자들은 $^{73}$Ge의 동위원소 고갈이 필수적임을 발견했다. 예를 들어, 3.22 nm 우물에서 $^{73}$Ge를 천연 존재비(7.7%)에서 0.1%로 줄이면 $T_2^*$가 3배 증가할 수 있다.
4. 계면 급격함의 영향: 전이층을 포함한(계면이 급격하지 않은 경우를 시뮬레이션함) 결과, 이상적인 급격한 계면에 비해 밸리 분기가 거의 50% 감소하는 것으로 나타났다. 또한, 넓어진 계면은 우물 폭이 감소함에 따라 $T_2^*$를 더 빠르게 감소시키는데, 이는 부드러워진 가둠 포텐셜(confinement potential)이 장벽 스핀과의 파동함수 중첩을 증가시키기 때문이다.

의의 및 주장
본 논문은 Si/SiGe 이종 구조에서 밸리 분리와 스핀 결맞음을 공동 최적화하기 위한 정량적 가이드를 제공한다고 주장한다. 저자들은 다음과 같이 결론짓는다:

• 3–4 nm 너비의 양자 우물과 $^{73}$Ge 및 $^{29}$Si 모두에 대한 50 ppm의 동위원소 농도를 가진 Si/SiGe 이종 구조는 평균 밸리 분리 $E_v > 500$ $\mu$eV와 스핀 디페이징 시간 $T_2^* > 15$ $\mu$s(700 nm$^2$ 유효 면적 가정 시)를 지원할 수 있다.
• 큰 밸리 분리를 갖는 결함 허용(fault-tolerant) 스핀 큐비트를 달성하려면, 밸리 분리($E_v$)를 극대화하기 위해 양자 우물을 좁히는 동시에, 그로 인한 하이퍼파인 결합 증가를 완화하기 위해 $^{28}$Si 농축과 $^{73}$Ge 고갈을 동시에 추구하는 이중 접근 방식이 필요하다.
• 밸리 분기와 결맞음 시간 모두에 부정적인 영향을 미치는 계면 확장을 제어하기 위해, 더 날카로운 Si/SiGe 계면을 구현하기 위한 성장 공정의 개선이 매우 중요하다.

본 연구는 단순화된 모델이나 이상적인 계면에만 의존하는 기존 연구들과 달리, 좁은 우물 모델과 전이층을 포함한 실제적인 무질서 구조에 대해 대규모 제일원리 계산을 수행했다는 점에서 차별성을 갖는다.