Substrate insulated Josephson junctions for superconducting quantum circuits

이 논문은 유기 감광제를 대신하여 3차원 패턴화된 저손실 기판을 사용하여 고품질 조셉슨 접합을 제조하는 새로운 기술을 제시하며, 이는 결맞음 저해 물질을 제거하고 더 높은 속도와 온도에서 작동할 수 있는 초전도 양자 회로의 제작을 가능하게 한다.

핵심

당신은 **조셉슨 접합(Josephson junction)**이라고 불리는 초고속, 초정밀 전자 스위치를 만들려고 한다고 상상해 보십시오. 이 스위치들은 초전도 양자 컴퓨터의 핵심입니다. 현재 대부분의 조셉슨 접합은 두 층의 금속 사이에 아주 얇은 절연 장벽을 끼워 넣는 "샌드위치" 기술로 만들어집니다.

문제는 이 샌드위치를 만드는 표준 방식이 유기 감광제(organic resists)(인쇄에 사용되는 끈적한 임시 풀이나 마스킹 테이프 같은 것)를 사용하며, 스위치 바로 옆에 유기 잔여물이나 산화물을 남긴다는 점입니다. 양자 컴퓨팅의 세계에서 이러한 찌꺼기는 레이저 빔 속의 먼지 입자와 같습니다. 이는 "결맞음 어긋남(decoherence)"을 유발하는데, 간단히 말해 정밀한 양자 계산을 망치는 정전기적 노이즈가 됩니다.

게다가 현재의 표준 재료인 알루미늄(Aluminum)은 녹는점이 낮은 양초와 같습니다. 잘 작동하긴 하지만, 컴퓨터가 얼마나 뜨거워질 수 있는지와 얼마나 빠르게 작동할 수 있는지를 제한합니다. 만약 당신이 더 강하고 빠른 재료인 탄탈륨(Tantalum)이나 니오븀(Niobium)(높은 녹는점을 가진 강철과 같은 재료)을 사용하려 한다면, 이를 증착하는 데 필요한 열이 전체 공정을 망칠 정도로 끈적한 "마스킹 테이프(유기 감광제)"를 태워버릴 것입니다.

새로운 해결책: 벽을 칠하는 대신 바닥을 깎아라

이 논문의 저자들은 이 스위치를 만드는 아주 영리한 새로운 방법을 개발했습니다. 스위치의 모양을 정의하기 위해 끈적한 테이프를 사용하는 대신, 그들은 바닥 자체를 깎아냅니다.

기판(칩이 놓이는 기본 재료)을 나무 판자로 생각해 보십시오. 선을 긋고 그 위에 페인트를 칠하는 대신, 그들은 특수한 공정(마치 고성파 기술을 가진 목수처럼)을 사용하여 특정 모양의 깊고 정밀한 **도랑(trench)**을 파냅니다:

1. 오버행(Overhang): 툭 튀어나온 작은 지붕.
2. 언더컷(Undercut): 지붕 아래 숨겨진 선반.

이 깎아낸 모양은 천연 차폐막 역할을 합니다. 스위치를 만들기 위해 금속 층을 쌓을 때, 이 오버행이 금속이 잘못된 곳에 닿는 것을 막아줍니다. 마치 지붕이 처마 밑을 비로부터 보호하는 것과 같습니다. 이 덕분에 그들은 스위치를 만들기 직전에 "바닥"을 산성 물질로 완전히 깨끗하게 씻어낼 수 있으며, 결과적으로 아무런 먼지나 잔여물도 남지 않게 됩니다.

다양한 "설계도"

논문은 이러한 도랑을 파서 스위치를 만드는 몇 가지 다른 방법들을 설명합니다.

• 스텝 엣지(Step-Edge, SEI): 숨겨진 턱이 있는 계단을 상상해 보십시오. 당신은 아래쪽 계단 위에 스위치의 아랫부분을 만들고, 위쪽 계단 위에 윗부분을 만듭니다. 이 숨겨진 턱(언더컷)은 윗부분의 금속이 실수로 아랫부분의 금속과 닿아 단락(short circuit)을 일으키는 것을 방지합니다.
• 맨해튼 트렌치(Manhattan Trench, MT): 두 개의 도로가 교차하는 도시 격자를 상상해 보십시오. 스위치는 두 도로가 만나는 바로 그 지점에 만들어집니다. 도로의 벽들이 그림자 역할을 하여, 금속 층이 정확히 중앙에서만 만나도록 보장함으로써 완벽하게 격리된 접합을 만듭니다.
• 브릿지 트렌치(Bridge Trench): 가운데에 작은 틈이 있는 강 위의 다리를 상상해 보십시오. 스위치는 그 틈에 의해 격리되어 다리 아래에 형성됩니다.

이것이 왜 중요한가 (논문에 따르면)

연구진은 알루미늄보다 훨씬 높은 온도에서 녹는 강한 금속인 니오븀을 사용하여 이 방법을 테스트했습니다. 유기 테이프를 사용하지 않았기 때문에, 그들은 금속을 필요한 만큼 얼마든지 가열할 수 있었습니다.

결과:

• 청결도: 스위치에는 노이즈를 유발하는 일반적인 "먼지"(유기 잔여물 및 원치 않는 산화물)가 없습니다.
• 품질: 스위치를 테스트했을 때, 그들은 "이력 현상(hysteresis, 특정 전류 지연)"을 보여주었습니다. 간단히 말해, 이는 문이 앞뒤로 흔들거리는 것이 아니라 단단히 닫혀 있거나 열려 있는 상태와 같습니다. 이는 매우 높은 품질의 안정적인 스위치를 나타냅니다.
• 다재다능함: 그들은 다양한 크기와 모양의 스위치를 성공적으로 만들었습니다. 또한 재료를 테스트하여 "바닥"(실리콘 기판)이 손질되지 않은 깨끗한 표면과 유사한 임계 온도(초전도 현상이 나타나는 지점)를 지원할 만큼 매끄러운 금속 박막을 지탱할 수 있음을 확인했습니다.

결론

이 논문은 끈적한 마스크를 사용하는 대신 기판을 깎음으로써, 더 다양한 재료(니오븀 등)를 사용하여 고품질의 조셉슨 접합을 만들고 더 가혹한 조건에서도 작업할 수 있다고 주장합니다. 이를 통해 현재의 기술보다 잠재적으로 더 빠른 속도와 더 높은 온도에서 작동할 수 있는 양자 회로를 구현할 수 있으며, 동시에 스위치 주변의 환경을 노이즈를 유발하는 오염 물질으로부터 믿을 수 없을 만큼 깨끗하게 유지할 수 있습니다.

기술 요약

기술 요약: 초전도 양자 회로를 위한 기판 절연 조셉슨 접합

문제 제기
현재 초전도 양자 회로는 알루미늄/산화알루미늄/알루미늄(Al/AlOx/Al) 삼층 구조의 조셉슨 접합(JJ)에 크게 의존하고 있다. AlOx 터널 장벽은 매우 우수한 품질을 제공하며, 알루미늄의 낮은 녹는점은 유기 레지스트와 각도 의존적 패턴 형성을 이용한 표준 공정을 용이하게 하지만, 이러한 방식은 엄격한 운용 제한을 부과한다. 알루미늄의 상대적으로 낮은 초전도 갭 에너지는 회로 동작 온도를 $\lesssim 300$ mK 및 주파수를 $\lesssim 40$ GHz로 제한한다.

이러한 한계를 극복하기 위해 연구자들은 탄탈륨(Ta), 니오븀(Nb), 또는 니오븀-티타늄(NbTi)과 같은 높은 갭을 가진 초전도체를 활용하고자 한다. 그러나 이러한 재료들은 훨씬 높은 녹는점을 가지고 있어, 유기 레지스트를 손상시킬 수 있는 높은 증착 온도를 요구한다. 또한, 이러한 재료들을 다룰 수 있는 마그네트론 스퍼터링과 같은 대안적인 증착 기술은 종종 전기적 격리를 제공하기 위해 접합 근처에 손실이 큰 유전체 재료를 사용해야 한다. 이러한 유전체는 과도한 노이즈와 결맞음 해제(decoherence)를 유발한다. 또한, 유전체를 제거하기 위해 사용되는 공격적인 습식 식각 단계는 섬세한 접합 계면을 손상시킬 수 있다.

방법론
저자들은 유기 레지스트나 손실이 큰 유전체 격리 재료를 필요로 하지 않는 3차원 패턴화된 저손실 기판을 채택하는 제작 기술을 제안한다. 핵심 개념은 "기판 프로파일링(substrate profiling)"으로, 특정 스텝 기하 구조의 언더컷(undercut)을 통해 서로 다른 레벨의 기판에 증착된 금속 박막을 전기적으로 분리하는 것이다.

본 논문은 이 원리에 기반한 몇 가지 구체적인 접합 기하 구조를 상세히 설명한다:

1. 스텝 엣지 절연(SEI) 접합: 오버행(높이 $\alpha$)과 언더컷(높이 $\beta$, 깊이 $\gamma$)이 있는 기판 스텝을 활용한다. 삼층 구조(M1/TB1/M2)가 인시투(in situ)로 증착된다. 언더컷은 하부 전극의 두께($\epsilon$)가 언더컷 높이($\beta$)보다 작고 트렌치 깊이($\gamma$)가 충분하도록 보장함으로써, 접합을 단락시키는 기생 측벽 박막(SWF)을 방지한다.
2. 교차 스텝 엣지 절연(cSEI) 접합: 하부 전극(BE)을 가두는 트렌치를 정의하기 위해 두 번째 평행 스텝 엣지를 사용한다. 상부 전극(TE)은 수직으로 패턴화된다. 이는 SEI에 비해 정렬 정확도 요구 사항을 완화한다.
3. 평탄화된 cSEI (p-cSEI): 삼층 증착 후 화학적 기계적 연마(CMP) 단계를 추가하여 높이 차이를 제거함으로써 후속 상호 연결 형성을 단순화한다.
4. 맨해튼 트렌치(MT) 접합: 단일 기판 레벨(S1) 상의 두 직교하는 트렌치의 교차점에서 형성된다. M1과 M2 증착 사이에 샘플 방위각을 회전시킴으로써, BE는 한 트렌치에, TE는 다른 트렌치에 형성된다. 접합은 측벽 단락($\delta + \epsilon < \beta$)으로부터 보호된다.
5. 교차 트렌치(cT) 접합: M1 증착 후 S2 레벨 아래의 웨이퍼를 평탄화한 다음, 공격적인 세정 과정을 거쳐 이후 TB1/M2 증착을 수행한다.

제작 공정은 실리콘 기판에 Bosch 프로세스를 사용하여 정밀한 언더컷 프로파일을 생성한다. 접합 전극은 리소그래피와 식각에 의해 정의되지만, 결정적인 격리는 기하학적으로 기판 스텝에 의해 달성되며, 이를 통해 접합 근처를 유기 레지스트 잔류물이나 손실이 큰 유전체가 없는 상태로 유지한다. 접합 근처에 존재하는 유일한 유전체 재료는 저손실 기판 결정(일반적으로 고저항 Si 또는 사파이어)이다.

주요 결과
저자들은 이러한 기술들을 사용하여 저감쇠(underdamped) Nb/AlOx/Nb 접합을 제작하고 특성화하였다:

• 접합 품질: 4.2 K에서의 SEI 접합(공칭 면적 $100 \, \mu\text{m}^2$) I-V 특성은 뚜렷한 히스테리시스와 낮은 재포획 전류를 보여주었으며, 이는 고품질 저감쇠 접합임을 나타낸다. 추출된 갭 전압은 $V_g = 2.78$ mV였다.
• 재료 호환성: 패턴화된 기판(S1) 위에 증착된 니오븀 박막은 Bosch 식각으로 인해 증가된 표면 거칠기($S_a \approx 1.2$ nm vs. 0.8 nm)에도 불구하고, 순수 기판 위의 박막과 유사한 임계 온도($T_c$) 9.0 K를 나타냈다.
• 마이크로파 성능: CMP 기술을 사용하여 제작된 니오븀 $\lambda/4$ 평면 도파로(CPW) 공진기는 밀리켈빈 온도에서 $3 \times 10^5$를 초과하는 내부 품질 계수를 입증했다.
• 계면 무결성: 이온 밀링(ion milling)에 의해 M1과 M2 사이의 계면이 노출된 이층 공진기 테스트 결과, 단층 공진기에 비해 품질 계수의 저하가 나타나지 않았다.
• 스케일링: 다양한 접합 크기에 따른 임계 전류 밀도($J_c$) 분석 결과, 누설 전류는 벌크 영역보다는 주로 접합 가장자리와 관련이 있음이 밝혀졌다(누설 비율 $R_{sg}/R_n$이 접합 크기에 따라 증가함).

의의 및 주장
본 논문은 의도적으로 도입된 산화물이나 유기 물질 잔류물이 결맞음 해제의 원인이 된다는 점을 고려할 때, 이러한 물질들이 없는 조셉슨 접합을 제작하기 위한 견고한 기판 프로파일링 기술을 확립했다고 주장한다. 이 방법은 높은 융점을 가진 탄탈륨이나 니오븀과 같은 고융점 초전도체를 포함하여, 다양한 기하 구조와 재료로부터 고품질 삼층 접합을 제작할 수 있게 한다.

저자들은 이 접근 방식이 더 큰 초전도 갭 에너지를 가진 재료를 활용함으로써, 더 높은 속도와 높은 온도에서 작동할 수 있는 양자 회로의 제조를 가능하게 한다고 명시한다. 이 기술은 특정 초전도체, 터널 장벽, 증착 기술 또는 세정 방법에 구애받지 않는 범용적인 방식으로 제시되며, 기존 알루미늄 기반 공정의 한계를 넘어 초전도 양자 회로 성능을 발전시키기 위한 다각적인 경로를 제공한다.