Development of Readout Electronics for a High-Speed Event-Driven Neutron Imaging Detector Based on Timepix4

Este artigo descreve o desenvolvimento de um sistema de eletrônica de leitura de alto desempenho baseado no chip Timepix4, capaz de atingir uma largura de banda total de 160 Gbps para detectores de imagem de nêutrons de alta velocidade no contexto da Fase II da Fonte Chinesa de Nêutrons por Espalhamento.

O essencial

Imagine que você tem uma câmera superpoderosa capaz de tirar fotos não apenas de objetos, mas de ver a "alma" deles através de partículas de luz invisíveis chamadas nêutrons. Essa câmera é usada para investigar coisas muito pequenas, como a estrutura interna de materiais ou tensões em cristais, sem precisar quebrá-los.

No entanto, há um problema: a máquina que gera essas partículas de luz (o "Spallation Neutron Source" da China) está ficando muito mais forte. É como se uma torneira que antes pingava água lentamente agora fosse transformada em um canhão de água de alta pressão. A câmera antiga não conseguiria acompanhar essa velocidade; ela ficaria sobrecarregada, perderia dados e as fotos sairiam borradas.

Para resolver isso, os cientistas criaram um novo sistema de leitura eletrônica (o "cérebro" da câmera) baseado em um chip chamado Timepix4. Aqui está como eles fizeram isso, explicado de forma simples:

1. O Desafio: A "Festa" de Dados

Quando o feixe de nêutrons atinge o detector, ele cria uma explosão de informações. O sistema antigo era como uma estrada de terra com um único carro tentando levar todos os dados. O novo sistema precisa ser uma autoestrada de 16 pistas, onde cada pista pode levar uma quantidade gigantesca de informações por segundo.

2. A Solução: O "Cérebro" Compacto

Os cientistas construíram um sistema que cabe em uma caixa pequena (apenas 8 cm de largura por 30 cm de comprimento), mas que é extremamente poderoso. Eles dividiram o trabalho em duas partes principais:

• A Placa do Chip (O Sensor): É onde o "olho" da câmera fica. Ela cuida de manter o chip frio (como um refrigerador de computador) e limpo de ruídos elétricos, garantindo que ele veja tudo com clareza.
• A Placa Digital (O Gerente): É o cérebro que usa um chip chamado ZYNQ. Pense nele como um maestro de orquestra. Ele recebe 16 coros de dados (canais) tocando ao mesmo tempo, organiza tudo e manda para o computador sem que ninguém se perca.

3. A Estrada de Dados (A "Fibra Óptica" Mágica)

O grande feito deste trabalho é a velocidade. O sistema consegue ler dados a 160 Gigabits por segundo.

• Analogia: Se os dados fossem carros, o sistema antigo era uma rua de bairro. O novo sistema é uma via expressa onde 16 filas de carros estão viajando a velocidades supersônicas ao mesmo tempo.
• Eles testaram essa estrada e, em uma velocidade de teste (metade da máxima), os carros passaram sem nenhum acidente (sem erros de dados). Na velocidade máxima total, a estrada ficou um pouco mais estreita (como um engarrafamento), mas eles estão trabalhando para alargar as pistas e resolver isso.

4. Ajustando a Sensibilidade (O "Sintonizador")

Antes de tirar a foto final, os cientistas precisaram "afinar" o detector. Imagine que cada pixel da câmera é um microfone. No início, alguns microfones estavam muito altos e outros muito baixos, o que distorceria a música.

• Eles usaram um processo chamado equalização para ajustar cada um dos milhares de microfones (pixels) individualmente.
• Resultado: Agora, todos os microfones estão no volume perfeito. A diferença entre eles é tão pequena que é quase imperceptível (menos de 50 elétrons de diferença), garantindo uma imagem super nítida.

5. O Teste Final: O Peixe

Para provar que tudo funcionava, eles não usaram nêutrons de imediato. Eles usaram um raio-X para tirar uma foto de um peixe pequeno.

• O resultado foi incrível: você podia ver claramente os ossos do peixe. Isso provou que o sistema novo consegue capturar detalhes finos e lidar com a velocidade necessária.

Conclusão

Em resumo, os cientistas construíram um sistema de leitura de alta velocidade que é pequeno, inteligente e capaz de acompanhar a "tempestade" de dados que a nova geração de detectores de nêutrons vai gerar.

Agora que o sistema foi testado e aprovado com raios-X, ele está pronto para ser instalado no detector real. Da próxima vez que o feixe de nêutrons for ligado, essa nova câmera estará pronta para capturar imagens do mundo microscópico com uma clareza e velocidade nunca antes vistas, ajudando a desvendar segredos da ciência dos materiais.

Resumo técnico

Aqui está um resumo técnico detalhado do artigo em português, estruturado conforme solicitado:

Resumo Técnico: Desenvolvimento de Eletrônica de Leitura para um Detector de Imagem de Nêutrons de Alta Velocidade Baseado em Timepix4

1. Problema e Motivação

Com a entrada da Fonte de Nêutrons por Espalhamento da China (CSNS) na sua Fase II, haverá um aumento significativo na potência do feixe de prótons, resultando em uma intensidade maior de feixes de nêutrons pulsados. O detector atual de imagem de nêutrons com resolução de energia, baseado em telas cintiladoras e câmeras de eventos ópticas (TPX3Cam), não consegue atender à demanda por taxas de eventos mais elevadas e áreas de imagem maiores necessárias para essa atualização.
O desafio principal é desenvolver eletrônica de leitura capaz de lidar com altas taxas de eventos e largura de banda total, mantendo a precisão na medição de posição e tempo. Sistemas existentes, como o SPIDR4 (desenvolvido pelo NIKHEF), embora avançados, exigem hardware adicional para atingir a largura de banda total e não são totalmente compatíveis com o sistema de detecção existente da CSNS.

2. Metodologia

A equipe desenvolveu um sistema de eletrônica de leitura de alto desempenho dedicado ao chip ASIC híbrido de pixels Timepix4. A abordagem metodológica divide-se em três pilares principais:

• Projeto de Hardware Compacto:

  • O sistema foi projetado para um formato compacto de 8 cm × 30 cm, dividido em duas placas interconectadas por um conector FMC personalizado:
    1. Placa do Chip Timepix4: Fornece alimentação, relógios (via chip SI5345A) e distribuição de I/O. Inclui gerenciamento térmico avançado com um resfriador termoelétrico (TEC) para manter a temperatura do sensor estável, minimizando correntes de fuga e ruído.
    2. Placa de Leitura Digital: Baseada em um único chip ZYNQ-MPSOC (XCZU15EG) da Xilinx, integrando uma CPU ARM (rodando Linux para controle) e um FPGA. O FPGA possui 24 pares de transceptores GTH de alta velocidade, dos quais 16 pares são dedicados à recepção de dados do Timepix4.
  • O sistema inclui uma interface de memória externa SODIMM DDR4 (suportando até 32 GB) para armazenamento temporário de dados durante picos de fluxo, garantindo a leitura estávia através de uma única interface QSFP+ de 40 Gbps.

• Projeto de Firmware:

  • A arquitetura de firmware utiliza o protocolo AXI-Stream para formatar o fluxo de dados.
  • Implementa um sistema de cache multinível: dados de 16 canais são direcionados para FIFOs assíncronos e, se a largura de banda de entrada exceder a capacidade de leitura em tempo real (40 Gbps), os dados excedentes são armazenados na memória SODIMM externa para serem lidos posteriormente durante períodos de inatividade do feixe pulsado.
  • O controle e configuração utilizam TCP (para confiabilidade), enquanto os dados experimentais são transmitidos via UDP (para eficiência de largura de banda).

• Testes e Validação:

  • Realização de testes PRBS-31 de longa duração nos links de transmissão Gigabit Wireline (GWT).
  • Processo de equalização dos limiares (thresholds) dos pixels para corrigir não uniformidades de fabricação.
  • Validação funcional através de experimentos de raios-X.

3. Contribuições Chave

• Largura de Banda Total: O sistema é capaz de atingir a leitura de largura de banda total de 160 Gbps para um único chip Timepix4 (16 canais × 10,24 Gbps).
• Integração em Chip Único: A solução completa (controle, processamento e interface de alta velocidade) é implementada em um único chip ZYNQ-MPSOC, eliminando a necessidade de hardware adicional complexo.
• Arquitetura de Buffer Híbrida: O uso combinado de FIFOs internos e memória SODIMM externa permite lidar com a natureza pulsada do feixe de nêutrons, evitando perda de dados durante picos de fluxo.
• Compatibilidade e Compactação: O design atende às restrições espaciais rigorosas da instalação do detector na CSNS, mantendo a compatibilidade com o sistema existente.

4. Resultados

• Desempenho dos Links de Dados:
  • Estabelecimento bem-sucedido de 16 canais de dados entre o Timepix4 e o FPGA operando de forma estável e sem erros a 5,12 Gbps (metade da velocidade máxima teórica).
  • Taxa de erro de bit (BER) consistentemente abaixo de 10⁻¹⁴ nesta velocidade.
  • Testes preliminares a 10,24 Gbps (velocidade máxima) mostraram BER entre 10⁻⁵ e 10⁻⁸, com uma abertura de olho (eye diagram) reduzida, indicando desafios relacionados a efeitos parasitas de wire-bonding que ainda estão sendo investigados.
• Equalização de Limiares:
  • Após o processo de equalização, o desvio padrão dos limiares de todos os pixels foi reduzido de ~500 e⁻ para menos de 50 e⁻.
  • Apenas três pixels foram mascarados como outliers.
• Validação por Raios-X:
  • Experimentos com uma fonte de raios-X e um sensor de silício de 300 µm produziram imagens claras da estrutura óssea de um pequeno peixe, demonstrando a funcionalidade completa do sistema e a uniformidade da resposta dos pixels.

5. Significância

Este trabalho representa um passo crucial para a modernização do CSNS. Ao fornecer uma solução de eletrônica de leitura de alta velocidade, compacta e autônoma, o sistema desenvolvido permite que o detector de imagem de nêutrons com resolução de energia aproveite o aumento da potência do feixe da Fase II. A capacidade de processar taxas de eventos de até 2,5 Ghits/s e lidar com larguras de banda de 160 Gbps garante que o detector possa realizar medições precisas de estruturas internas de materiais e distribuições de tensão em cristais com uma eficiência sem precedentes. Os resultados preliminares confirmam que o sistema está pronto para testes finais com feixes de nêutrons reais.