NL2GDS: LLM-aided interface for Open Source Chip Design

本文提出了 NL2GDS 框架，利用大语言模型将自然语言硬件描述自动转化为可综合 RTL 代码及 GDSII 版图，并通过开源 OpenLane 流程在基准测试中实现了显著的面积、延迟和功耗优化，从而加速了开源芯片设计并降低了 ASIC 设计门槛。

要点

这篇论文介绍了一个名为 NL2GDS 的突破性系统，你可以把它想象成芯片设计界的“魔法翻译官”。

为了让你更容易理解，我们用几个生活中的比喻来拆解这项技术：

1. 核心问题：以前造芯片有多难？

想象一下，如果你想盖一栋房子（造芯片），以前你必须先画极其复杂的工程图纸，还要懂各种建筑规范、材料力学，甚至要亲自去指挥每一块砖怎么砌。

• 现状：传统的芯片设计就像这样。工程师需要用一种叫"Verilog"的复杂编程语言（相当于建筑界的“天书”）来写代码，然后经过一系列昂贵且复杂的软件工具（相当于建筑队），最后才能生产出芯片的蓝图（GDSII 文件，相当于最终的建筑图纸）。
• 痛点：门槛太高，只有大公司和顶尖专家能玩，而且过程很慢、很贵。

2. 解决方案：NL2GDS 是什么？

NL2GDS 就像是一个**“说人话就能盖房子”的超级 AI 助手**。

• 输入：你只需要用自然语言（比如中文或英文）告诉它：“我想要一个能计算 16 位数字相乘的芯片，要快一点，还要省电。”
• 过程：AI 听懂了你的需求，自动把它翻译成专业的“建筑图纸”（Verilog 代码），然后指挥“建筑队”（开源的 OpenLane 工具流）自动去施工、优化、检查错误。
• 输出：最后，它直接给你一张可以直接拿去工厂生产芯片的完整蓝图（GDSII 文件）。

3. 它是如何工作的？（三个关键魔法）

魔法一：多智能体协作（像一支精英施工队）

以前的 AI 可能像是一个刚毕业的学生，让你说一句话，它写一段代码，然后可能就卡住了。
NL2GDS 则像是一支分工明确的精英施工队：

• 策划员：先问你细节（比如输入输出是什么，要什么性能）。
• 建筑师：负责写代码（生成 Verilog）。
• 质检员：专门挑刺，检查代码有没有错，能不能通过测试。
• 优化师：如果第一次盖的房子不够好，它会看着“施工日志”，告诉建筑师：“这里墙太厚了，省点材料；那里路太窄了，改宽点。”
• 结果：它们互相配合，不断自我修正，直到造出完美的房子。

魔法二：RAG（带着说明书的 AI）

普通的 AI 有时候会“瞎编”，因为它不知道芯片制造的具体规则（比如 OpenLane 工具里有 800 多个参数，AI 记不住）。
NL2GDS 给 AI 配了一个**“超级图书馆”**（检索增强生成，RAG）。当 AI 遇到不懂的参数或报错时，它会立刻去查专业的技术手册和成功的案例，确保它给出的建议是符合工程规范的，而不是凭空想象。

魔法三：云端并行（多线程施工）

传统的芯片设计像是一个工人一块砖一块砖地砌，很慢。
NL2GDS 利用云计算，像是有100 个工人同时开工。它可以在云端同时运行几十次不同的设计方案，快速比较哪种方案面积最小、速度最快、最省电，然后选出最好的那个。

4. 效果有多好？（用数据说话）

研究人员拿了一些经典的芯片设计题目（比如 ISCAS 基准测试，相当于“高考题”）来测试：

• 面积更小：造出来的芯片比传统方法小了 36%（相当于房子占地少了三分之一）。
• 速度更快：信号传输延迟降低了 35%（相当于交通更通畅，堵车少了）。
• 更省电：功耗降低了 70%（相当于房子更节能，电费省了一大半）。
• 成本极低：以前可能需要几天甚至几周的设计，现在1 小时就能搞定，而且云服务和 AI 的费用加起来只要1 美元多。

5. 这意味着什么？（未来的影响）

这项技术的最大意义在于**“民主化”**：

• 以前：只有谷歌、苹果这样的大公司，或者拥有昂贵软件（EDA 工具）的专家才能设计芯片。
• 现在：只要你会说话，有创意，就能设计芯片。学生、小公司、甚至业余爱好者，都可以像搭积木一样，通过描述想法来制造芯片。

总结一句话：
NL2GDS 就像给芯片设计装上了一个“自动驾驶”系统。你只需要告诉它目的地（你的需求），它就能自动规划路线、驾驶车辆、避开障碍，最后把你安全、高效、低成本地送到终点（生产出芯片蓝图）。这极大地降低了造芯片的门槛，让硬件创新变得像写文章一样简单。

技术摘要

NL2GDS：基于大语言模型的开源芯片设计接口技术总结

1. 研究背景与问题 (Problem)

随着硬件设计复杂度的增加，从高层规范到寄存器传输级（RTL）实现再到物理布局（Layout）的鸿沟日益扩大，严重阻碍了快速原型设计和系统开发。

• 传统痛点：传统的 ASIC 设计流程依赖昂贵的专有 EDA 工具链，且涉及 RTL 设计、逻辑综合、布局布线、时序收敛等多个复杂阶段，导致中小企业（SMEs）和教育机构难以涉足。
• 现有局限：虽然已有研究利用大语言模型（LLM）辅助生成 RTL 代码（如 Chip-Chat），或作为工具编排器（如 MCP4EDA），但缺乏从自然语言直接生成可制造 GDSII 布局的端到端解决方案。现有系统通常止步于 RTL 生成，未将后端物理设计（如时序、布线、DRC 检查）反馈融入生成循环，导致无法直接产出可制造的芯片版图。

2. 方法论 (Methodology)

NL2GDS（Natural Language to Layout）是一个创新的框架，它利用 LLM 将自然语言硬件描述直接转化为可综合的 RTL 代码和完整的 GDSII 布局，基于开源的 OpenLane ASIC 流程。其核心架构包含以下四个关键模块：

2.1 模块化多智能体流水线 (Modular Multi-Agent Pipeline)

系统采用多智能体架构，而非单次 LLM 调用，以生成更高质量的输出：

• 意图理解与规划：通过思维链（Chain-of-Thought, CoT）技术，将用户的高层自然语言需求分解为功能、输入输出、架构和 PPA（功耗、性能、面积）优化目标。
• 交互式验证：LLM 与用户协作，通过针对性提问完善设计规格，并生成定制化的 Verilog 代码。
• 自动纠错：引入独立的验证智能体，结合 Verilator 进行静态检查（Lint），自动识别并修复代码错误、兼容性问题和语法错误，确保代码可综合。

2.2 检索增强生成 (RAG)

针对 LLM 对 OpenLane 流程中约 800 个设计参数缺乏理解的问题，系统构建了 RAG 机制：

• 知识库注入：将 OpenLane 的文档、参数指南和成功案例检索并注入到 Prompt 中。
• 错误驱动优化：系统解析 OpenLane 运行产生的日志（如时序违例、DRC 错误、面积拥塞），提取关键问题（$I$），生成针对性查询（$Q$），检索相关解决方案以动态调整配置文件（$C$），实现迭代优化。

2.3 云端并行后端 (Cloud Backend & Parallelism)

• 并行执行：利用 Python 子进程解耦 OpenLane 的二进制执行，突破 Python GIL 限制，在云端多核服务器上并行运行多个设计流程。
• 自动化探索：系统自动定义 PPA 目标，并行执行参数扫描（Parameter Sweeps）和布局优化，大幅缩短设计周转时间。

2.4 用户界面

提供基于 Web 的 Streamlit 前端，集成 KLayout 和 OpenRoad 的 GUI，屏蔽了 CLI 和脚本的复杂性，支持从任何地点访问。

3. 主要贡献 (Key Contributions)

1. 首个端到端 NL-to-GDSII 框架：首次实现了从自然语言规范直接生成可综合 RTL 及完整 GDSII 布局的开源流程，填补了从前端生成到后端制造的空白。
2. 后端感知（Backend-Aware）的迭代优化：LLM 能够理解并处理 OpenLane 的物理设计指标（时序、面积、功耗），通过 RAG 和反馈循环自动修正 RTL 和配置参数，而不仅仅是生成代码。
3. 统一的对话式接口：将代码生成、工具调用和物理优化整合在单一的自然语言循环中，降低了 ASIC 设计的门槛。
4. 高性能与低成本：证明了在无需人工干预的情况下，利用开源工具链即可生成具有竞争力的芯片设计。

4. 实验结果 (Results)

研究在 ISCAS'85 和 ISCAS'89 基准测试电路（如 ALU、乘法器、错误检测器）上进行了评估，使用 Skywater 130nm PDK。

• PPA 性能提升：
  • 面积（Area）：相比基准设计（Gate-level optimized ISCAS），最大减少 54.71%（16x16 乘法器），平均减少显著（如 C880 减少 35.68%）。
  • 延迟（Delay）：关键路径延迟减少 35.29%（如 16x16 流水线乘法器）。
  • 功耗（Power）：功耗节省高达 69.55%（C2670 错误检测器），算术密集型电路通常节省超过 35%。
• 代码生成质量：
  • 在 VerilogEval 数据集上，结合 NL2GDS 架构后，Gemini 2.5 Pro 的测试台通过率从 3.79% 提升至 83.70%，GPT-5 达到 100%。
  • 系统展现出强大的自我纠错能力，能生成符合严格测试用例的语法正确代码。
• 效率与成本：
  • 速度：并行化实现使单个流程运行时间从 132 秒缩短至 37.5 秒（加速 3.46 倍）。
  • 成本：完成复杂设计（如 16x16 乘法器）的完整优化流程仅需约 30 分钟，LLM 和云端计算总成本仅为 $0.56。
  • 案例：在 1 小时内完成了两个 16x16 乘法器（组合逻辑与流水线）的设计、优化和 GDSII 生成，总成本仅 $1.12。

5. 意义与影响 (Significance)

• ** democratize ASIC Design（ democratize 芯片设计）**：NL2GDS 极大地降低了 ASIC 设计的门槛，使缺乏 HDL 或 EDA 专业知识的用户也能通过自然语言描述设计出可制造的芯片。
• 加速硬件创新：将设计周期从数天/数周缩短至数小时，支持快速的原型验证和架构探索（Trade-off Analysis）。
• 开源生态推动：证明了开源 EDA 工具链（OpenLane）结合生成式 AI 可以产出与商业工具链优化的基准设计相媲美的结果，为学术界和工业界提供了新的设计范式。
• 应用场景：特别适用于对效率和快速部署要求极高的边缘 AI 和物联网（IoT）应用。

综上所述，NL2GDS 通过结合 LLM 的推理能力与开源 EDA 流程，成功打通了从“想法”到“硅片”的自动化路径，是硬件设计自动化领域的一项突破性进展。