77 Arbeiten
Die Arbeit stellt GOMA vor, ein neuartiges Framework zur analytischen Modellierung und geometrischen Abstraktion, das die globale Optimalität bei der Zuordnung von GEMM-Workloads auf räumliche Beschleuniger garantiert und dabei im Vergleich zu aktuellen State-of-the-Art-Lösungen sowohl die Energie-Latenz-Produkte als auch die Suchzeit drastisch verbessert.
Diese Arbeit stellt einen physikbasierten Ansatz zur Vorverarbeitung von mmWave-Daten für die menschliche Pose-Schätzung vor, der durch die explizite Modellierung physikalischer Korrelationen und Kinematik im Vergleich zu datengetriebenen Baselines die Parameteranzahl drastisch reduziert und eine Echtzeit-Implementierung auf ressourcenbeschränkter Hardware ermöglicht.
Dieses Papier stellt eine neue Capability-Architektur vor, die auf einer FPGA-Implementierung und einem disaggregierten Zephyr-Betriebssystem basiert, um Echtzeit-Embedded-Systeme ohne vertrauenswürdigen Software-Kernel (TCB) gegen Angriffe von Anwendungen, dem Betriebssystem und Peripheriegeräten zu schützen.
Die vorgestellte Arbeit adressiert die Herausforderung der schwankenden Nachfrage nach Decodierern für die Quantenfehlerkorrektur durch ein zweistufiges Framework, das Decodierer als gemeinsam genutzte Beschleuniger verwaltet und so den Hardwarebedarf um 10–40 % senkt, um fehlertolerantes Quantencomputing praktikabler zu machen.
Dieses Whitepaper präsentiert eine gemeinschaftlich erarbeitete Vision, die Forschungs- und Entwicklungsmöglichkeiten für hardwarebasierte maschinelle Lernsysteme und deren physikalische Anwendungen priorisiert, um die Herausforderungen der nächsten Generation von Teilchenphysik-Experimenten im Hinblick auf extreme Datenraten und Umgebungen zu bewältigen.
Das Paper stellt RedFuser vor, ein automatisches Framework, das mithilfe einer formalen theoretischen Methode kaskadierte Reduktionsoperationen in AI-Beschleunigern effizient fusioniert und damit im Vergleich zu aktuellen Compilern Geschwindigkeitssteigerungen von bis zu 5-fach erzielt.
Die Arbeit stellt dmaplane vor, ein Linux-Kernel-Modul, das durch explizite Puffer-Orchestrierung, NUMA-bewusste Verwaltung und RDMA-Integration eine stabile Schnittstelle für hochperformante, sicherheitskritische Datenpfade in KI-Anwendungen bereitstellt.
Diese Studie präsentiert eine umfassende Benchmark- und Deployment-Analyse der LLM-Inferenz auf AMD Instinct MI325X-GPUs, die zeigt, dass architekturspezifische Optimierungen wie die selektive Nutzung des AITER-Runtimes und angepasste Blockgrößen entscheidend für die Leistung sind, während alle getesteten Modelle bei hohen Parallelitätsgraden an eine Speicherbandbreitenbegrenzung stoßen, aber dennoch eine hohe Zuverlässigkeit aufweisen.
Die Arbeit stellt HTM-EAR vor, ein hierarchisches Tiered-Memory-System mit hybrider Routing-Strategie und bewusster Verdrängung, das unter Sättigungsbedingungen durch den Erhalt wichtiger Informationen und gezieltes Vergessen veralteter Fakten die Abfragepräzision signifikant verbessert.
Diese Positionspapier betrachtet Multi-Agenten-Speicher als Computer-Architekturproblem, schlägt eine dreischichtige Speicherhierarchie vor und identifiziert die Konsistenz des Multi-Agenten-Speichers als die dringendste offene Herausforderung für zuverlässige und skalierbare Systeme.
Die vorgestellte Arbeit schlägt vor, Engramm-basierte konditionelle Gedächtnisstrukturen für Large Language Models über einen CXL-Memory-Pool auszulagern, um durch feingranularen Zugriff und Prefetching eine skalierbare, kosteneffiziente Lösung zu bieten, die die Inferenzleistung im Vergleich zu DRAM kaum beeinträchtigt.
Die Arbeit stellt einen hardwareeffizienten Ansatz für CNNs vor, der mittels einer „weichen Sparsity"-Strategie und einer MSB-basierten Proxy-Methode als RISC-V-Instruktion signifikante Reduktionen bei MAC-Operationen und Energieverbrauch erreicht, ohne dabei die Genauigkeit zu beeinträchtigen.
Diese Arbeit stellt die Boundary Suppressed K-Means Quantisierung (BS-KMQ) vor, eine neuartige nichtlineare Quantisierungsmethode, die durch Unterdrückung von Randausreißern die Auflösung von Analog-Digital-Wandlern in In-Memory-Computing-Systemen reduziert und damit im Vergleich zu bestehenden Methoden eine signifikant höhere Energieeffizienz, Geschwindigkeit und Genauigkeit bei der Post-Training-Quantisierung erreicht.
Diese Arbeit stellt eine effiziente, pipelinierte FPGA-Architektur für die Verschiebungsvektorsuche im Intra-Pattern-Copy-Modul von JPEG XS vor, die durch optimierte Speicherorganisation eine hohe Durchsatzrate von 38,3 Megapixeln pro Sekunde bei geringem Energieverbrauch erreicht und somit die praktische Hardware-Implementierung ermöglicht.
Der Artikel stellt eine Referenzarchitektur und einen Fahrplan für Quanten-zentrierte Supercomputer (QCSC) vor, die durch die nahtlose Integration von Quanten-, Grafik- und Prozessoren in drei Entwicklungsphasen die manuelle Orchestrierung überwinden und hybride Quanten-Klassische Algorithmen für komplexe Anwendungen in Chemie und Materialwissenschaft beschleunigen sollen.
Diese Arbeit leitet modellunabhängige theoretische Untergrenzen für den Energieverbrauch neuromorpher Lern-in-Speicher-Optimierer ab, die durch die Anpassung physikalischer Speicherbarrieren an die Optimierungsdynamik die Energieeffizienz bei großen KI-Workloads maximieren.
Die Arbeit stellt „Linear Layouts" vor, einen neuartigen Ansatz zur effizienten Generierung von Tensor-Berechnungen, der Tensor-Layouts mithilfe linearer Algebra über modelliert, um eine generische Definition und Konvertierung zu ermöglichen, den Engineering-Aufwand zu reduzieren und die Leistung von Triton-Operatoren zu optimieren.
Diese Arbeit stellt einen skalierbaren, digitalen Compute-in-Memory-Ising-Maschinen-Ansatz auf SRAM-Basis vor, der die Robustheitsverifikation von binären neuronalen Netzen durch Umformulierung als QUBO-Problem und effiziente Suche nach adversariellen Störungen mittels unvollkommener Lösungen drastisch beschleunigt und den Energieverbrauch im Vergleich zu herkömmlichen CPU-Implementierungen erheblich senkt.
Das Paper stellt LUMINA vor, ein von Large Language Models (LLMs) gesteuertes Framework zur effizienten GPU-Architekturoptimierung, das durch automatische Analyse von Engpässen und selbstkorrigierende Regeln eine deutlich höhere Sucheffizienz und bessere Designergebnisse als herkömmliche maschinelle Lernansätze erzielt.
Die Autoren stellen einen FPGA-beschleuniger vor, der durch die persistente Speicherung des GDN-Zustands auf dem Chip die speichergebundenen Engpässe bei der Dekodierung linearer Aufmerksamkeit überwindet und damit im Vergleich zu einer NVIDIA H100-GPU eine 4,5-fache Geschwindigkeitssteigerung sowie eine bis zu 60-fach höhere Energieeffizienz pro Token erreicht.