Stabilizers for Compiling Logical Circuits under Hardware Constraints
Dieser Beitrag stellt ein Framework vor, das die Redundanz von Quantenfehlerkorrekturcodes nutzt, um die Circuit-Kompilierung zu optimieren, indem die Auswahl hardware-nativer physikalischer Operatoren als ein Problem der kleinsten Quadrate formuliert wird, wodurch kostspielige Swap-Operationen vermieden werden, während gleichzeitig logische Ziele erreicht werden.