Topological-Insulator Heterophase Gate Stacks for Transistor Electrostatics
Este artículo demuestra que la ingeniería del límite de apantallamiento del lado de la puerta mediante la conversión de la superficie de un aislante topológico (Bi₂Se₃) en una capa aislante de alta constante dielétrica (BiF₃) crea una interfaz reconstruida que, a pesar de reducir la capacitancia nominal, mejora significativamente la electrostática del transistor al permitir un conmutado casi termiónico y reducir drásticamente el apantallamiento de la barrera inducido por el drenaje.