Stabilizers for Compiling Logical Circuits under Hardware Constraints
Este artículo presenta un marco que aprovecha la redundancia de los códigos de corrección de errores cuánticos para optimizar la compilación de circuitos mediante la formulación de la selección de operadores físicos nativos del hardware como un problema de mínimos cuadrados, evitando así costosas operaciones de intercambio mientras se alcanzan los objetivos lógicos.