MOSAIX Qualification System for ALICE ITS3

Este artículo presenta el desarrollo y la estrategia de verificación del sistema de calificación MOSAIX, el cual utiliza una infraestructura de prueba basada en FPGA y un emulador para validar el entorno de prueba del prototipo de MAPS a escala de oblea destinado a la actualización ITS3 de ALICE antes de la producción del chip.

Lo esencial

Imagina que estás construyendo una carpa masiva, ultra delgada y autosoportada para un experimento científico de alto nivel. Esta carpa, llamada ITS3, está diseñada para rastrear partículas diminutas que zumban a través del Gran Colisionador de Hadrones. Para que la carpa sea lo más ligera posible (para que no estorbe a las partículas), los constructores están utilizando un nuevo material revolucionario: gigantescas láminas flexibles de sensores de silicio.

La estrella de este espectáculo es un chip específico llamado MOSAIX. No es solo un pequeño sensor; es un "Sistema en Chip" (System-on-Chip) que mide 266 milímetros de largo: básicamente, toda una fábrica de sensores cosidos en una sola pieza de silicio.

Aquí está el problema: MOSAIX es increíblemente complejo. Es como una ciudad con 144 vecindarios diferentes (llamados "tiles" o teselas), cada uno con su propia red eléctrica, semáforos y autopistas de datos. Todos los vecindarios están conectados a un núcleo central. Si un vecindario tiene un problema de energía, o si la autopista de datos se congestiona, toda la ciudad deja de funcionar.

El Desafío: Probar Antes de Construir
Normalmente, cuando los ingenieros construyen una máquina compleja, prueban las partes individuales primero. Pero con MOSAIX, no puedes probar las partes por separado porque todas están fusionadas en un único chip gigante. Tienes que probar la ciudad entera a la vez.

Peor aún, el chip aún no estaba listo. El equipo necesitaba escribir el software y construir el equipo de prueba antes de que llegaran los chips de silicio reales. Si hubieran esperado a que los chips llegaran para empezar a realizar las pruebas, habrían perdido meses de tiempo.

La Solución: El "Gemelo Digital" (El Emulador)
Para resolver esto, el equipo construyó un Emulador de MOSAIX. Piensa en esto como una simulación de un videojuego hiperrealista del chip.

• La Cosa Real: El chip MOSAIX real (que aún no existía).
• El Emulador: Un potente chip de computadora (un FPGA) que actúa exactamente como el MOSAIX real. Imita los 144 vecindarios, los interruptores de energía y las autopistas de datos.

El equipo utilizó este "Gemelo Digital" para hacer todo el trabajo duro de forma anticipada:

1. Entrenamiento: Más de 50 ingenieros aprendieron a operar el sistema en el simulador meses antes de que llegara el chip real.
2. Depuración (Debugging): Descubrieron que el chip real tiene reglas muy estrictas sobre cómo encenderlo (no puedes simplemente accionar un interruptor maestro; tienes que encender vecindarios específicos en un orden específico). Encontraron estas reglas complicadas en el simulador, lo que habría tomado meses descubrir si solo hubieran tenido el chip real.
3. Verificación del Sistema: Construyeron el equipo de prueba físico (la "sala de control") y lo conectaron al simulador para asegurarse de que todo funcionara perfectamente entre sí.

El Resultado: "Preparación para el Día Uno"
Debido a que utilizaron el emulador, el equipo logró algo llamado "preparación para el día uno" (day-one readiness). Esto significa que, tan pronto como lleguen los primeros chips MOSAIX reales (previstos para principios de 2026), el equipo no necesitará perder tiempo descifrando cómo probarlos. Podrán comenzar las pruebas inmediatamente.

En Resumen
El artículo describe cómo la colaboración ALICE construyó un sofisticado sistema de prueba para un chip sensor gigante y complejo. En lugar de esperar a que el chip real llegara para empezar a aprender cómo probarlo, construyeron una copia digital perfecta (el emulador) para practicar. Esto les permitió encontrar errores, entrenar a su equipo y construir sus herramientas por adelantado, asegurando que, cuando la verdadera "ciudad" de sensores sea finalmente entregada, estén listos para inspeccionarla de inmediato.

Resumen técnico

Resumen Técnico: Sistema de Calificación MOSAIX para ALICE ITS3

Planteamiento del Problema
La actualización del Sistema de Rastreo Interno de ALICE para el LHC Run 4 (ITS3) introduce una arquitectura de detector novedosa que utiliza sensores Monolíticos de Árrea Activa (MAPS) cosidos a escala de oblea para lograr un presupuesto de material sin precedentes de 0,09% $X/X_0$ por capa. El componente central, MOSAIX, es un Sistema en Chip (SoC) de 266 mm de largo a escala de oblea que integra 144 teselas de píxeles alimentadas de forma independiente, redes complejas de distribución de potencia y agregación de datos de alta velocidad.

El desafío principal abordado en este artículo es la calificación de MOSAIX. A diferencia de los sensores tradicionales donde los componentes pueden pre-probarse, el alto nivel de integración de MOSAIX significa que los componentes individuales (como las 144 teselas, los 48 nodos de servicio y el backbone cosido) no pueden probarse de forma aislada antes de la integración. El sistema requiere una estrategia de encendido y control secuencial compleja donde la funcionalidad de toda la capa de servicio es un requisito previo para acceder a las matrices de píxeles individuales. Además, la necesidad de determinar el rendimiento y el desempeño antes de cortar las obleas en las capas finales del detector requiere una infraestructura de prueba robusta que esté lista inmediatamente tras la disponibilidad del silicio ("preparación para el día uno").

Metodología y Arquitectura del Sistema
Para abordar estos desafíos, los autores desarrollaron un sistema de calificación unificado centrado en una filosofía de "un sistema, muchos objetivos". La arquitectura de hardware consiste en:

• Núcleo de Control: Un módulo de sistema de FPGA Intel Arria 10 montado en una placa base Enclustra, que proporciona control y adquisición de datos.
• Interfaz: Un conector FMC estandarizado en la placa de lectura permite que el mismo núcleo del sistema se interconecte con MOSAIX a través de diversas etapas: tarjetas de prueba personalizadas para pruebas a nivel de oblea, placas portadoras dedicadas para chips cortados (que permiten mediciones específicas como la caída de tensión IR a lo largo del eje z del sensor) y el Modelo de Calificación final del detector ITS3.
• Stack de Software: Una API en C++ agnóstica al hardware abstrae las interacciones de bajo nivel de la FPGA. Las secuencias de prueba están separadas de la API central en un repositorio independiente para facilitar la contribución de la comunidad y evitar la modificación accidental de procedimientos críticos. El firmware de la FPGA fue rigurosamente verificado utilizando un entorno basado en UVM y pruebas de regresión de integración continua (CI).

El Emulador MOSAIX
Una contribución metodológica central es el desarrollo de un emulador MOSAIX de alta fidelidad basado en FPGA. Desarrollado un año antes del tapeout de MOSAIX, este emulador aborda el riesgo de un descubrimiento tardío de problemas de integración.

• Implementación: Construido sobre una plataforma Arria 10 idéntica, el emulador se conecta directamente al backend del sistema de prueba. Utiliza copias reales de RTL para la lógica de control y de ruta de datos, mientras emplea modelos de comportamiento ligeros para la lectura de la matriz de píxeles.
• Funcionalidad: Crucialmente, el emulador incorpora un modelado consciente de la potencia y del estado. Fuerza secuencias operativas correctas (por ejemplo, rechazando comandos a teselas con interruptores de potencia en "off"), obligando así al software de control a gestionar las complejas dependencias del chip real.
• Flujo de Desarrollo: Un flujo de CI semiautomatizado gestionó la naturaleza de "objetivo móvil" del diseño RTL de MOSAIX, convirtiendo las actualizaciones de SystemRDL y RTL en formatos de FPGA con funciones de depuración, asegurando que el emulador permaneciera sincronizado con la documentación más reciente.

Contribuciones Clave y Resultados
El artículo presenta la infraestructura fundacional completada para la campaña de calificación de MOSAIX. Los resultados clave incluyen:

1. Infraestructura Validada: El hardware, el firmware y la API de software central han sido totalmente probados y validados contra el emulador de FPGA. Las secuencias de prueba primarias están operativas en la configuración completa.
2. Verificación Temprana de Integración: El emulador sirvió con éxito como un entorno de aplicación en tiempo real, revelando complejidades operativas (como la estricta dependencia de la capa de servicio respecto a la activación del suministro digital global) que habrían causado retrasos significativos si se descubrieran solo después de la entrega del silicio.
3. Entrenamiento y Preparación: El emulador ha funcionado como una herramienta de entrenamiento, permitiendo a más de 50 usuarios ganar experiencia práctica con el chip meses antes de su llegada física.
4. Alineación Estratégica: El sistema está diseñado para soportar los objetivos específicos de calificación: verificar las características del chip, estimar el rendimiento de producción, identificar una variante de píxel viable y calificar los ocho enlaces de alta velocidad de 10 Gb/s para informar las estrategias de corte.

Significancia
El artículo afirma que la principal significancia de este trabajo reside en el valor de la integración temprana del sistema permitida por el emulador de alta fidelidad. Al desacoplar el desarrollo de la infraestructura de prueba de la disponibilidad del silicio físico, la colaboración ha mitigado eficazmente los riesgos asociados con la complejidad operativa del chip y la escala de desarrollo de software requerida.

Con la expectativa de recibir las primeras obleas de MOSAIX a principios de 2026, el sistema de calificación está posicionado para comenzar la campaña de caracterización de inmediato. Esta "preparación para el día uno" es crítica para proporcionar la retroalimentación de diseño necesaria hacia mediados de 2026, asegurando que la actualización de ALICE ITS3 se mantenga según el cronograma. El artículo concluye que el enfoque del emulador fue esencial para gestionar las intrincadas dependencias entre los subsistemas del chip y validar la estrategia de prueba antes de que el prototipo final estuviera disponible.