Design and First Results of COFFEE3: A 55nm HVCMOS Pixel Sensor Prototype for High-Energy Physics Applications

Este artículo presenta el diseño y los primeros resultados de COFFEE3, un prototipo de sensor de píxeles HVCMOS de 55 nm que integra dos arquitecturas de lectura distintas para satisfacer los estrictos requisitos de resolución temporal y espacial de futuros detectores de física de altas energías, confirmando mediante pruebas preliminares el funcionamiento esperado de ambas arquitecturas antes de caracterizar su rendimiento final con partículas.

Lo esencial

¡Claro que sí! Imagina que este artículo científico es como el informe de un equipo de ingenieros que ha diseñado un nuevo tipo de cámara ultra-rápida, pero en lugar de tomar fotos de paisajes o mascotas, esta cámara está diseñada para "fotografiar" partículas subatómicas que viajan a velocidades increíbles en aceleradores de partículas gigantes.

Aquí tienes la explicación de la investigación COFFEE3 en un lenguaje sencillo, con analogías para que cualquiera pueda entenderlo:

1. ¿Cuál es el problema? (La fiesta demasiado rápida)

Imagina que estás en una fiesta donde entran miles de personas por segundo (partículas de alta energía). Tu trabajo es tomar una foto de cada persona que pasa, pero hay dos problemas enormes:

• Es un caos: Hay demasiada gente entrando a la vez (alta densidad de "impactos").
• Es muy rápido: Las personas entran y salen tan rápido que, si tu cámara tarda un poco en enfocarse, te perderás a la siguiente persona o confundirás a dos personas diferentes.

Los científicos necesitan una cámara que pueda:

1. Ver dónde está cada persona con una precisión de micras (como ver una mota de polvo a la distancia).
2. Decir exactamente cuándo pasó cada persona (con una precisión de nanosegundos, es decir, mil millones de veces más rápido que un parpadeo).
3. No gastar demasiada batería (porque la cámara debe ser pequeña y eficiente).

2. La Solución: COFFEE3 (La nueva cámara)

El equipo ha creado un prototipo llamado COFFEE3. Es un chip (un pequeño cerebro electrónico) hecho con una tecnología muy avanzada llamada HVCMOS de 55nm.

Piensa en esto como si pasaran de construir casas de madera (tecnología antigua) a construir rascacielos de cristal ultra-delgados y eficientes. Al hacer los componentes tan pequeños (55 nanómetros), pueden meter mucha más inteligencia en un espacio minúsculo.

3. Dos Estrategias para dos Futuros (Las dos arquitecturas)

El equipo no se arriesgó a poner todas las huevos en una sola canasta. Diseñaron dos versiones diferentes del chip para ver cuál funciona mejor, dependiendo de cómo se fabrique el futuro:

Arquitectura 1: El equipo de relevos (Para la tecnología actual)

• La analogía: Imagina un estadio lleno de gente. Si todos gritan al mismo tiempo, nadie se entiende. En lugar de que cada persona grite, organizan a la gente en grupos pequeños.
• Cómo funciona: En este chip, los "ojos" (píxeles) están organizados en columnas. Si varios píxeles detectan algo a la vez, el chip los agrupa en pequeños equipos y los procesa en paralelo (como si varios camarógrafos trabajaran a la vez en lugar de uno solo).
• El truco: Usa solo un tipo de transistor (NMOS) para evitar que las señales se mezclen (como evitar que el ruido de una conversación contamine a la otra). Además, tiene un sistema de "tuberías" (pipeline) que permite procesar el siguiente evento mientras termina el anterior, para que nunca haya tiempo muerto.

Arquitectura 2: El cronómetro personal (Para la tecnología del futuro)

• La analogía: Imagina que en lugar de tener un cronómetro central que mide a todos, cada persona en la fiesta lleva su propio reloj de pulsera superpreciso.
• Cómo funciona: Esta versión está diseñada para un futuro donde la tecnología permita aislar mejor los componentes. Aquí, cada píxel tiene su propio cronómetro digital (TDC) integrado.
• La magia: En lugar de contar segundos, el chip divide un segundo en 6 partes iguales (como cortar una pizza en 6 rebanadas). Cuando una partícula pasa, el píxel sabe exactamente en qué "rebanada" de tiempo ocurrió. Esto les da una precisión increíble (unos 4.2 nanosegundos).

4. Los Primeros Resultados (¡Funciona!)

El chip se fabricó y ya han hecho las primeras pruebas:

• Prueba de carga: Simularon señales eléctricas y el chip respondió perfectamente, como un músculo que se contrae al recibir un estímulo.
• Prueba con láser: Usaron un láser para simular el paso de una partícula. El chip no solo detectó el "golpe", sino que envió la información correcta: "¡Hola, soy el píxel número 5, columna 3, y te vi a las 10:00:00!".
• Conclusión: Ambos diseños (el de relevos y el de cronómetros personales) funcionan tal como se planeó.

5. ¿Para qué sirve todo esto? (El gran objetivo)

Este chip es una pieza clave para dos proyectos gigantes de física:

1. LHCb Upgrade II: Para mejorar el detector en el Gran Colisionador de Hadrones (CERN) en Suiza, ayudando a entender mejor la materia oscura y el origen del universo.
2. CEPC (Colisionador Circular de Electrones-Positrones): Un futuro colisionador en China que será aún más preciso.

En resumen

Los científicos han creado un chip inteligente y súper rápido que actúa como una cámara de alta velocidad capaz de capturar el movimiento de partículas subatómicas en medio de un caos total. Han probado dos formas diferentes de organizar esta "cámara" y ambas funcionan. Ahora, el siguiente paso es ponerlo a prueba con radiación real y partículas de verdad para asegurar que puede sobrevivir en el entorno más hostil del universo: el interior de un acelerador de partículas.

¡Es como si hubieran diseñado el cerebro de un robot que puede ver el tiempo en cámara lenta!

Resumen técnico

Resumen Técnico: Diseño y Primeros Resultados de COFFEE3

1. Problema y Contexto

Los experimentos de física de altas energías (HEP), específicamente la actualización LHCb Upgrade II y el detector de seguimiento interno (ITK) del futuro Colisionador Circular Electrón-Positrón (CEPC), requieren sistemas de seguimiento de píxeles con capacidades sin precedentes. Los desafíos principales incluyen:

• Alta densidad de impactos: Capacidad para manejar hasta 100 MHz/cm².
• Resolución temporal: Necesidad de distinguir cruces de paquetes (bunch crossings) de 25 ns en el LHC, requiriendo una resolución temporal de unos pocos nanosegundos.
• Resolución espacial: Precisión de aproximadamente 10 μm para reconstruir trayectorias en campos magnéticos.
• Resistencia a la radiación: Soportar flujos de neutrones de hasta $3 \times 10^{15}$ neq/cm².
• Consumo de energía: Limitado a menos de 200 mW/cm².

Los procesos de tecnología CMOS de alto voltaje (HVCMOS) de 180 nm o 150 nm utilizados anteriormente son insuficientes para integrar circuitos analógicos y digitales complejos en áreas compactas necesarias para estas especificaciones.

2. Metodología y Diseño

El equipo desarrolló COFFEE3, un prototipo de sensor de píxeles utilizando un proceso HVCMOS de 55 nm. El diseño se basa en la validación previa del prototipo COFFEE2 y presenta una arquitectura dual para abordar dos escenarios de proceso diferentes:

• Arquitectura 1 (Proceso Triple Well Actual):

  • Diseño: Utiliza circuitos de píxeles exclusivamente NMOS para evitar el acoplamiento (crosstalk) entre los diodos sensores y los transistores PMOS en procesos triple-well.
  • Estrategia de Lectura: Implementa una lectura a nivel de columna. Las salidas de los comparadores de los píxeles se agrupan y procesan en paralelo.
  • Optimizaciones:
    • Agrupamiento de píxeles adyacentes para lecturas paralelas y reducción de apilamiento (pile-up).
    • Unidad de procesamiento de señal en dos etapas (pipeline) por grupo, permitiendo almacenar el siguiente impacto mientras se transmite el actual, minimizando el tiempo muerto.
  • Medición: El tiempo de llegada (TOA) y el tiempo sobre umbral (TOT) se muestrean en los circuitos periféricos con un reloj de 25 ns.

• Arquitectura 2 (Proceso Futuro con Aislamiento de Capa Enterrada Tipo P):

  • Diseño: Permite circuitos CMOS completos en el píxel gracias a una capa enterrada tipo P que elimina el crosstalk.
  • Estrategia de Lectura: Implementa medición y almacenamiento de tiempo a nivel de píxel.
  • Componentes Clave:
    • Un convertidor de tiempo-digital (TDC) a nivel de chip.
    • Una línea de retardo controlada por voltaje (VCDL) replicada en cada píxel, sincronizada con un bucle de bloqueo de retardo (DLL) en la periferia.
    • Cuantización de tiempo grueso (reloj de 40 MHz) y fino (división de fase).
  • Precisión: Muestreo de 5 fases para el borde de ataque (TOA) y 2 fases para el borde de caída (TOT).

3. Contribuciones Clave

• Integración Dual: Es el primer prototipo que integra simultáneamente dos arquitecturas de lectura distintas en un solo chip de 55 nm HVCMOS para validar diferentes estrategias de aislamiento y circuitos.
• Optimización de Densidad: Soluciones innovadoras para manejar altas densidades de impactos, como el agrupamiento de píxeles y el procesamiento en pipeline, diseñadas específicamente para las condiciones extremas del LHCb Upgrade II.
• Alta Resolución Temporal en Píxel: La Arquitectura 2 demuestra la viabilidad de integrar TDCs completos en píxeles individuales, logrando una resolución fina sin depender exclusivamente de la periferia.
• Validación de Proceso: Confirmación de la viabilidad de los diodos de detección pasivos y circuitos de amplificación en el proceso HVCMOS de 55 nm.

4. Resultados Preliminares

El chip COFFEE3 (tamaño de 3×4 mm²) fue fabricado en enero de 2025 y probado en mayo de 2025. Los resultados iniciales incluyen:

• Pruebas de Inyección de Carga (Arquitectura 1): Confirmaron el funcionamiento correcto del amplificador de carga sensible (CSA) y el comparador. Los datos de salida serial y la información de dirección son correctos.
• Pruebas con Láser (Arquitectura 2): Validaron la cadena de lectura completa. Los valores de TOT medidos coinciden con las simulaciones de circuito. Se verificó la transmisión de paquetes de datos válidos con direcciones de fila y columna correctas.
• Rendimiento del TDC: La Arquitectura 2 estimó una resolución de 4.2 ns para el TOA y 8.4 ns para el TOT, cumpliendo con los objetivos de diseño.
• Funcionamiento del DLL: El bucle de bloqueo de retardo entregó los retardos de fase esperados (desplazamiento de $\pi/3$ por cada toma).

5. Significado y Próximos Pasos

El éxito de COFFEE3 representa un paso fundamental hacia la implementación de detectores de píxeles de alta velocidad y alta densidad para futuros experimentos de física de partículas.

• Significado: Demuestra que el proceso HVCMOS de 55 nm puede satisfacer los requisitos estrictos de tiempo, espacio y consumo de energía del LHCb Upgrade II y el CEPC.
• Trabajo Futuro: Las próximas etapas se centrarán en la caracterización completa del rendimiento, incluyendo:
  • Medición precisa de la resolución temporal y espacial.
  • Pruebas de eficiencia de detección y recolección de carga.
  • Evaluación de la resistencia a la radiación.
  • Pruebas con haces de partículas (aceleradores) y partículas mínimamente ionizantes (rayos cósmicos o fuentes de $^{55}$Fe y $^{90}$Sr).

En conclusión, COFFEE3 valida la arquitectura y el proceso tecnológico necesarios para la próxima generación de detectores de seguimiento en entornos de alta luminosidad.