💻 Category

cs.AR

77 articles

An Integrated Failure and Threat Mode and Effect Analysis (FTMEA) Framework with Quantified Cross-Domain Correlation Factors for Automotive Semiconductors

Cet article propose un cadre intégré d'analyse des modes de défaillance et des menaces (FTMEA) pour les semi-conducteurs automobiles, qui quantifie les interdépendances entre la sécurité fonctionnelle et la cybersécurité grâce à des facteurs de corrélation interdomaines afin d'améliorer la priorisation des risques et l'efficacité des stratégies d'atténuation.

Antonino Armato, Marzana Khatun, Sebastian FischerMon, 09 Ma💻 cs

FPGA-Enabled Machine Learning Applications in Earth Observation: A Systematic Review

Cette revue systématique analyse 68 expériences de déploiement de modèles d'apprentissage automatique sur des FPGA pour l'observation de la Terre, en proposant deux taxonomies distinctes pour les architectures de modèles et les stratégies d'implémentation, tout en suivant les directives PRISMA 2020 pour assurer la transparence et la reproductibilité.

Cédric Léonard, Dirk Stober, Martin Schulz2026-03-06💻 cs

HDLFORGE: A Two-Stage Multi-Agent Framework for Efficient Verilog Code Generation with Adaptive Model Escalation

HDLFORGE est un cadre multi-agents à deux étapes qui optimise le compromis entre vitesse et précision pour la génération de code Verilog en utilisant un modèle de taille moyenne par défaut et en escaladant dynamiquement vers un modèle plus puissant uniquement lorsque des diagnostics indiquent des erreurs, tout en intégrant un agent de vérification formelle guidé par des contre-exemples pour accélérer la correction des bugs.

Armin Abdollahi, Saeid Shokoufa, Negin Ashrafi + 2 more2026-03-06💻 cs

Formal that "Floats" High: Formal Verification of Floating Point Arithmetic

Cet article présente une méthode évolutive de vérification formelle de l'arithmétique à virgule flottante au niveau RTL, qui combine une stratégie de vérification directe RTL-à-RTL, un raffinement guidé par les contre-exemples et la génération automatisée de propriétés par intelligence artificielle pour améliorer l'efficacité et la couverture.

Hansa Mohanty, Vaisakh Naduvodi Viswambharan, Deepak Narayan Gadde2026-03-05🤖 cs.AI

Lyra: A Hardware-Accelerated RISC-V Verification Framework with Generative Model-Based Processor Fuzzing

Lyra est un cadre de vérification hétérogène pour processeurs RISC-V qui combine une accélération matérielle sur FPGA avec un modèle génératif spécialisé (LyraGen) pour produire des stimuli de test sémantiquement riches, permettant d'accélérer considérablement la couverture de vérification par rapport aux méthodes logicielles existantes.

Juncheng Huo, Yunfan Gao, Xinxin Liu + 4 more2026-03-05💻 cs

When Small Variations Become Big Failures: Reliability Challenges in Compute-in-Memory Neural Accelerators

Cette présentation examine les défis de fiabilité des accélérateurs neuronaux à calcul en mémoire, en démontrant comment de petites variations des dispositifs peuvent entraîner des échecs critiques, et propose des solutions de conception croisée, notamment un mécanisme de vérification sélective et une méthode d'entraînement robuste, pour garantir un déploiement fiable dans des applications critiques.

Yifan Qin, Jiahao Zheng, Zheyu Yan + 3 more2026-03-05🤖 cs.LG

Joint Hardware-Workload Co-Optimization for In-Memory Computing Accelerators

Cet article présente un cadre de co-optimisation conjointe matériel-charge de travail basé sur un algorithme évolutionnaire pour concevoir des accélérateurs de calcul en mémoire généralisés, réduisant ainsi significativement le compromis performance-énergie entre les conceptions spécifiques à une charge de travail et les architectures polyvalentes.

Olga Krestinskaya, Mohammed E. Fouda, Ahmed Eltawil + 1 more2026-03-05🤖 cs.AI