⚛️ quantum physics

High performance Boson Sampling simulation via data-flow engines

यह शोध पत्र एक उच्च-प्रदर्शन वाले बोसन सैंपलिंग सिम्युलेटर को प्रस्तुत करता है जो n-ary ग्रे कोड ऑर्डरिंग का उपयोग करके BB/FG परमानेंट फॉर्मूला का सामान्यीकरण करता है और 40 फोटॉन्स तक के 60-मोड इंटरफेरोमीटर से कुशल सैंपलिंग प्राप्त करने के लिए इसे FPGA-आधारित डेटा-फ्लो इंजनों पर कार्यान्वित करता है।

मूल लेखक: Gregory Morse, Tomasz Rybotycki, Ágoston Kaposi, Zoltán Kolarovszki, Uroš Stojčić, Tamás Kozsik, Oskar Mencer, Michał Oszmaniec, Zoltán Zimborás, Péter Rakyta

प्रकाशित 2026-04-13

📖 6 मिनट में पढ़ें🧠 गहराई से पढ़ें

CC BY 4.0

मूल लेखक: Gregory Morse, Tomasz Rybotycki, Ágoston Kaposi, Zoltán Kolarovszki, Uroš Stojčić, Tamás Kozsik, Oskar Mencer, Michał Oszmaniec, Zoltán Zimborás, Péter Rakyta

मूल पेपर CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/) के तहत लाइसेंस किया गया है। ✨ नीचे दिए गए पेपर की यह व्याख्या AI से तैयार की गई है। इसे लेखकों ने न तो लिखा है, न इसका समर्थन किया है। तकनीकी सटीकता के लिए मूल पेपर देखें। पूरा डिस्क्लेमर पढ़ें

एक बड़ी तस्वीर: "असंभव" पहेली

कल्पना कीजिए कि आप बिलियर्ड्स के एक बहुत ही जटिल खेल के परिणाम की भविष्यवाणी करने की कोशिश कर रहे हैं, लेकिन 15 गेंदों के बजाय, आपके पास दर्पणों की एक भूलभुलैया (एक ऑप्टिकल इंटरफेरोमीटर) के अंदर उछलती हुई 40 अदृश्य, जादुई गेंदें हैं।

क्वांटम दुनिया में, ये गेंदें (फोटोन) केवल उछलती नहीं हैं; वे एक ही समय में कई स्थानों पर मौजूद होती हैं और तरंगों की तरह एक-दूसरे के साथ हस्तक्षेप (interfere) करती हैं। यह अनुमान लगाने के लिए कि वे कहाँ समाप्त होंगी, आपको एक विशाल गणितीय पहेली को हल करना होगा जिसे एक मैट्रिक्स का "परमानेंट" (Permanent) निकालना कहते हैं।

समस्या:
एक सामान्य कंप्यूटर (जैसे आपका लैपटॉप या सुपरकंप्यूटर) के लिए, 40 गेंदों के लिए इस पहेली को हल करना पृथ्वी पर रेत के हर एक कण को गिनने की कोशिश करने जैसा है, जबकि वह रेत लगातार बढ़ती जा रही है। इसमें इतना समय लगता है कि जब तक आप इसे पूरा करेंगे, तब तक ब्रह्मांड समाप्त हो सकता है। यही कारण है कि "क्वांटम सुप्रीमेसी" (Quantum Supremacy) एक बड़ी बात है: क्वांटम कंप्यूटर यह काम तुरंत कर सकते हैं, लेकिन हमें यह साबित करने की आवश्यकता है कि वे वास्तव में इसे सही ढंग से कर रहे हैं। ऐसा करने के लिए, हमें एक क्लासिकल कंप्यूटर की आवश्यकता है जो एक रेफरी के रूप में कार्य करे और क्वांटम कंप्यूटर के काम की जाँच करे। लेकिन हमारे रेफरी बहुत धीमे हैं!

समाधान: एक विशेष कारखाना (FPGA)

इस शोध पत्र के लेखकों ने एक विशेष प्रकार के कंप्यूटर चिप का उपयोग करके एक सुपर-फास्ट "रेफरी" बनाया है जिसे FPGA (फील्ड प्रोग्रामेबल गेट एरे) कहा जाता है।

एक सामान्य CPU (आपका कंप्यूटर मस्तिष्क) को एक सामान्यवादी शेफ (Generalist Chef) के रूप में सोचें। वह कुछ भी पका सकता है, लेकिन वह एक बार में एक ही व्यंजन बनाता है—काटता है, भूनता है और फिर परोसता है। भले ही आप उसे 1,000 व्यंजनों की रेसिपी दें, फिर भी उसे उन्हें एक के बाद एक करना होगा।

इसके विपरीत, FPGA एक विशाल, कस्टम-निर्मित फैक्ट्री असेंबली लाइन की तरह है।

एक शेफ के बजाय, आप एक विशिष्ट मशीन बनाते हैं जहाँ प्रत्येक कार्यकर्ता (ट्रांजिस्टर) का एक ही काम है: "इन दो संख्याओं को जोड़ें" या "इन दो संख्याओं को गुणा करें।"
एक बार जब असेंबली लाइन बन जाती है, तो डेटा नदी में बहते पानी की तरह इसके माध्यम से प्रवाहित होता है। जबकि पहला कार्यकर्ता पहली संख्या को प्रोसेस कर रहा होता है, दूसरा कार्यकर्ता दूसरी संख्या को प्रोसेस कर रहा होता है, और तीसरा तीसरे नंबर पर होता है।
यह शोध पत्र विशेष रूप से "परमानेंट" पहेली को हल करने के लिए इस कारखाने को बनाने का वर्णन करता है। उन्होंने इसे केवल तेज़ नहीं बनाया; उन्होंने इसे एक समर्पित मशीन बनाया जो कभी रुकती नहीं है।

गुप्त नुस्खा: "ग्रे कोड" (Gray Code) शॉर्टकट

एक सुपर-फास्ट कारखाने के साथ भी, गणित अभी भी बहुत कठिन है। पहेली को हल करने के सूत्र में अरबों अलग-अलग संयोजनों को जोड़ना शामिल है।

लेखकों ने "ग्रे कोड ऑर्डरिंग" नामक एक चतुर ट्रिक का उपयोग किया।

उपमा: कल्पना कीजिए कि आप पिज्जा के टॉपिंग के हर संभावित संयोजन को चखने की कोशिश कर रहे हैं।
- धीमा तरीका: आप पेपरोनी वाला पिज्जा बनाते हैं, उसे चखते हैं। फिर आप पेपरोनी और मशरूम वाला नया पिज्जा बनाते हैं, उसे चखते हैं। फिर आप पेपरोनी, मशरूम और जैतून वाला पिज्जा बनाते हैं। आपको हर बार पूरा पिज्जा फिर से बनाना पड़ता है।
- ग्रे कोड तरीका: आप पेपरोनी से शुरू करते हैं। अगले पिज्जा के लिए, आप केवल एक चीज़ बदलते हैं (मशरूम जोड़ते हैं)। अगले के लिए, आप केवल एक चीज़ बदलते हैं (पेपरोनी हटाते हैं)। आप कभी भी पूरा पिज्जा दोबारा नहीं बनाते; आप बस पिछले वाले में थोड़ा बदलाव करते हैं।
यह क्यों मायने रखता है: यह बहुत सारा समय बचाता है क्योंकि कारखाने को सब कुछ शुरू से फिर से कैलकुलेट करने की आवश्यकता नहीं होती है। यह बस पिछले परिणाम को अपडेट करता है।

"भीड़भाड़" वाले मोड को संभालना (Row Multiplicities)

इन क्वांटम प्रयोगों में, कभी-कभी कई फोटोन बिल्कुल एक ही निकास स्लॉट (मोड) में उतर जाते हैं।

पुराना तरीका: यदि 5 फोटोन एक ही स्लॉट में उतरते हैं, तो कंप्यूटर उन्हें 5 अलग-अलग, विशिष्ट घटनाओं के रूप में मानता है और 5 बार गणित करता है।
नया तरीका: लेखकों ने महसूस किया कि यदि 5 फोटोन एक ही स्थान पर उतरते हैं, तो गणित दोहराव वाला होता है। उन्होंने एक "ग्रुप डिस्काउंट" प्रणाली बनाई। 5 अलग-अलग चीजें कैलकुलेट करने के बजाय, वे समूह के प्रभाव को एक बार कैलकुलेट करते हैं और परिणाम को गुणा कर देते हैं। यह वैसा ही है जैसे यह महसूस करना कि यदि आप जानते हैं कि आपके पास 5 सेबों का बैग है, तो आपको 5 सेबों को अलग-अलग गिनने की आवश्यकता नहीं है; आप बस बैग को गिनते हैं।

परिणाम: तेज़ का मतलब क्या है?

टीम ने इस कारखाने को एक साथ काम करने वाले 4 FPGA चिप्स पर रखा।

उपलब्धि: वे 40 फोटोन और 60 निकास स्लॉट्स के साथ एक क्वांटम प्रयोग का अनुकरण (simulate) करने में सफल रहे।
गति: उन्हें एक सिंगल सैंपल (एक संभावित परिणाम) उत्पन्न करने में लगभग 80 सेकंड लगे।
तुलना:
- एक मानक सुपरकंप्यूटर को इसे करने में वर्षों लग जाएंगे।
- एक वास्तविक क्वांटम प्रयोग (जिसे वे सत्यापित करने की कोशिश कर रहे हैं) को केवल 150 सैंपल प्राप्त करने में 26 घंटे लगे।
- उनका सिम्युलेटर एक समान सेटअप के लिए गणित को एक सेकंड से भी कम समय में कर सकता है (यदि फोटोन खो जाते हैं/गायब होते हैं, जो वास्तविक जीवन में होता है, तो इसमें लगभग 6 मिनट लगते हैं)।

यह क्यों मायने रखता है

यह केवल तेज़ होने के बारे में नहीं है; यह विश्वास के बारे में है।
यदि कोई क्वांटम कंप्यूटर दावा करता है कि उसने एक समस्या हल की है, तो हमें कैसे पता चलेगा कि वह धोखाधड़ी नहीं कर रहा है? हमें एक क्लासिकल कंप्यूटर की आवश्यकता है जो कह सके, "हाँ, यह परिणाम सांख्यिकीय रूप से सही है।"

इस शोध पत्र से पहले, क्लासिकल कंप्यूटर बड़े क्वांटम प्रयोगों के लिए रेफरी के रूप में कार्य करने के लिए बहुत धीमे थे।
अब, इस "चिप पर कारखाने" के साथ, हम 40+ फोटोन के साथ क्वांटम कंप्यूटरों को सत्यापित कर सकते हैं। यह क्वांटम कंप्यूटिंग के सैद्धांतिक वादे और यह साबित करने की वास्तविकता के बीच के अंतर को पाटता है कि यह वास्तव में काम करता है।

एक वाक्य में सारांश

लेखकों ने एक विशेष, असेंबली-लाइन कंप्यूटर चिप बनाई है जो एक चतुर "एक बार में एक बदलाव" वाले गणितीय तरीके का उपयोग करके एक लगभग असंभव क्वांटम पहेली को मिनटों में हल करती है, जिससे हमें अंततः यह सत्यापित करने में मदद मिलती है कि क्वांटम कंप्यूटर वास्तव में वही कर रहे हैं जो वे दावा करते हैं।

यहाँ शोध पत्र "High performance Boson Sampling simulation via data-flow engines" (arXiv:2309.07027v2) का विस्तृत तकनीकी सारांश दिया गया है।

1. समस्या विवरण (Problem Statement)

बोसॉन सैंपलिंग (Boson Sampling - BS) क्वांटम कम्प्यूटेशनल लाभ प्रदर्शित करने के लिए एक प्रमुख दावेदार है। इसमें एक लीनियर ऑप्टिकल इंटरफेरोमीटर से गुजरने वाले अविभेदित फोटॉन्स (indistinguishable photons) के संभाव्यता वितरण (probability distribution) से नमूना लेना शामिल है।

कम्प्यूटेशनल बाधा (Computational Bottleneck): एक विशिष्ट आउटपुट कॉन्फ़िगरेशन की संभावना इंटरफेरोमीटर के यूनिटरी मैट्रिक्स के एक सब-मैट्रिक्स के परमानेंट (permanent) के समानुपाती होती है। $n \times n$ मैट्रिक्स के परमानेंट की गणना करना एक #P-कम्प्लीट समस्या है जिसके लिए कोई ज्ञात बहुपद-समय (polynomial-time) क्लासिकल एल्गोरिदम नहीं है।
स्केलेबिलिटी संबंधी मुद्दे (Scalability Issues): मानक क्लासिकल सिमुलेशन घातांकीय रूप से ( $O(n \cdot 2^n)$ या $O(n^2 \cdot 2^n)$ ) स्केल करते हैं। जैसे-जैसे फोटॉन संख्या ( $n$ ) और मोड की संख्या ( $m$ ) बढ़ती है, क्लासिकल सिमुलेशन अव्यवहार्य हो जाता है, जो क्वांटम सुप्रेमेसी प्रयोगों के सत्यापन में बाधा डालता है।
विशिष्ट चुनौतियाँ:
- फोटॉन टकराव (Photon Collisions): वास्तविक प्रयोगों में, कई फोटॉन एक ही आउटपुट मोड में स्थित हो सकते हैं, जिससे यूनिटरी मैट्रिक्स में दोहराए गए रो (rows) उत्पन्न होते हैं। मानक एल्गोरिदम इस रेडंडेंसी (redundancy) का कुशलतापूर्वक लाभ नहीं उठाते हैं।
- संख्यात्मक सटीकता (Numerical Accuracy): त्रुटियों से बचने के लिए उच्च-परिशुद्धता वाले फ्लोटिंग-पॉइंट अंकगणित की आवश्यकता होती है, लेकिन यह मानक CPU पर कम्प्यूटेशनल रूप से महंगा है।
- हार्डवेयर सीमाएँ: पारंपरिक CPU/GPU पैरेललिज्म, उच्च डेटा डिपेंडेंसी और मेमोरी बैंडविड्थ आवश्यकताओं के कारण संघर्ष करता है।

2. कार्यप्रणाली (Methodology)

लेखक एक नवीन दृष्टिकोण प्रस्तावित करते हैं जो परमानेंट फॉर्मूला के गणितीय सामान्यीकरण को एक विशेष हार्डवेयर आर्किटेक्चर के साथ जोड़ता है।

A. एल्गोरिद्मिक नवाचार: सामान्यीकृत BB/FG फॉर्मूला

लेखक फोटॉन टकरावों (row and column multiplicities) को संभालने के लिए बलासुब्रमण्यन-बैक्स-फ्रैंकलिन-ग्लीन (BB/FG) फॉर्मूला का सामान्यीकरण करते हैं।

मानक BB/FG: आंशिक योगों (partial sums) को पुन: उपयोग करके जटिलता को $O(n^2 \cdot 2^n)$ से घटाकर $O(n \cdot 2^n)$ करने के लिए बाइनरी ग्रे कोड (binary Gray code) का उपयोग करता है।
n-ary Gray Code विस्तार: $k$ $k$ -वें आउटपुट मोड में $M_k$ $M_{k}$ फोटॉन्स को ध्यान में रखने के लिए (जिसके परिणामस्वरूप $M_k$ $M_{k}$ समान रो प्राप्त होते हैं), लेखक बाइनरी ग्रे कोड के स्थान पर एक n-ary (non-Boolean) ग्रे कोड का उपयोग करते हैं।
- काउंटर के अंक $0 $से$ 1 $के बजाय$ 0 $से$ M_k$ तक होते हैं।
- यह एल्गोरिदम को अनावश्यक गणनाओं को छोड़ने की अनुमति देता है, जिससे प्रभावी जटिलता $O(n \cdot 2^{M^*})$ में कम हो जाती है, जहाँ $M^* = \sum \log_2(M_k + 1)$ है।
संख्यात्मक स्थिरता (Numerical Stability): BB/FG फॉर्मूला को राइसर (Ryser's) फॉर्मूला के ऊपर इसलिए चुना गया है क्योंकि यह फिक्स्ड-पॉइंट अंकगणित में बेहतर संख्यात्मक सटीकता प्रदान करता है, जो FPGA कार्यान्वयन के लिए एक महत्वपूर्ण कारक है।

B. हार्डवेयर कार्यान्वयन: डेटा-फ्लो इंजनों (Data-Flow Engines - DFEs)

एल्गोरिदम को FPGA-आधारित डेटा-फ्लो इंजनों (विशेष रूप से Xilinx Alveo U250 कार्ड्स) पर Maxeler Technologies फ्रेमवर्क का उपयोग करके लागू किया गया है।

डेटा-फ्लो मॉडल: पारंपरिक वॉन न्यूमैन आर्किटेक्चर के विपरीत, DFEs डेटा को हार्डवेयर संसाधनों के एक स्थिर पाइपलाइन के माध्यम से स्ट्रीम करते हैं। प्रत्येक क्लॉक साइकिल में, एक नया डेटा तत्व प्रोसेस किया जाता है, जिससे उच्च डेटा डिपेंडेंसी के बावजूद व्यापक समवर्तीता (concurrency) संभव होती है।
फिक्स्ड-पॉइंट अंकगणित (Fixed-Point Arithmetic): FPGA संसाधन दक्षता और गति को अधिकतम करने के लिए, लेखक फ्लोटिंग-पॉइंट के बजाय फिक्स्ड-पॉइंट अंकगणित का उपयोग करते हैं।
- इनपुट यूनिटरीज (64-bit double precision) को फिक्स्ड-पॉइंट में परिवर्तित किया जाता है।
- गणना वृक्ष (calculation tree) के दौरान शुद्धता बनाए रखने के लिए बिट-चौड़ाई (bit-width) को गतिशील रूप से 64 बिट से बढ़ाकर 192/256 बिट तक किया जाता है।
आर्किटेक्चर डिज़ाइन:
- मैट्रिक्स विभाजन (Matrix Partitioning): FPGA चिप के चार सुपर लॉजिक क्षेत्रों (SLRs) का उपयोग करने के लिए इनपुट मैट्रिक्स को चार ब्लॉकों में विभाजित किया गया है।
- पाइपलाइन चरण:
  1. कॉलम सम कर्नेल (Column Sum Kernels): प्रारंभिक कॉलम योग की गणना करते हैं और n-ary ग्रे कोड लॉजिक का उपयोग करके $\delta$ वेक्टर्स को स्ट्रीम करते हैं।
  2. प्रोडक्ट कर्नेल (Product Kernels): बाइनरी ट्री रिडक्शन में कॉम्प्लेक्स नंबर गुणन (अनुकूलित करात्सुबा-शैली के फॉर्मूला का उपयोग करके) करते हैं।
  3. समेकन कर्नेल (Summation Kernel): अंतिम परिणामों को संचित (accumulate) करता है।
बैच प्रोसेसिंग (Batch Processing): PCIe संचार और इनिशियलाइजेशन ओवरहेड को कम करने के लिए, सिस्टम एक एकल FPGA निष्पादन में कई मैट्रिसेस के बैच को प्रोसेस करता है।

3. मुख्य योगदान (Key Contributions)

सामान्यीकृत BB/FG एल्गोरिदम: फोटॉन मल्टीप्लिसिटी को स्पष्ट रूप से संभालने के लिए BB/FG फॉर्मूला में n-ary ग्रे कोड ऑर्डरिंग का पहला अनुप्रयोग, जो फोटॉन टकराव वाले परिदृश्यों के लिए कम्प्यूटेशनल जटिलता को काफी कम करता है।
FPGA एक्सेलेरेशन: FPGA पर एक स्केलेबल, उच्च-प्रदर्शन वाला परमानेंट कैलकुलेटर विकसित करना जो चिप को पुन: प्रोग्राम किए बिना मनमाने आकार के मैट्रिक्स (40 × 40 तक) का समर्थन करता है।
फिक्स्ड-पॉइंट प्रिसिजन रणनीति: फिक्स्ड-पॉइंट अंकगणित का उपयोग करके विस्तारित-परिशुद्धता (extended-precision) सटीकता (128-bit फ्लोट के बराबर) प्राप्त करने का एक अभिनव तरीका, जो गति और संख्यात्मक निष्ठा के बीच संतुलन बनाता है।
एकीकृत सिमुलेशन फ्रेमवर्क: आदर्श और लॉस्य (lossy) बोसॉन सैंपलिंग प्रयोगों के सिमुलेशन को सक्षम करने के लिए DFE एक्सेलेरेटर को Piquasso पायथन फ्रेमवर्क में एकीकृत करना।

4. परिणाम (Results)

लेखकों ने अपने सिस्टम का अत्याधुनिक CPU कार्यान्वयन (Piquasso Boost और TheWalrus) और सैद्धांतिक अनुमानों के विरुद्ध बेंचमार्क किया।

प्रदर्शन स्पीडअप (Performance Speedup):
- $n \approx 13$ से बड़े मैट्रिसेस के लिए, DFE कार्यान्वयन CPU कार्यान्वयन से बेहतर प्रदर्शन करता है।
- 40 फोटॉन्स पर, DFE डबल-प्रिसिजन CPU BB/FG कार्यान्वयन की तुलना में लगभग 7.4 गुना तेज़ है और लॉन्ग-डबल प्रिसिजन CPU कार्यान्वयन की तुलना में 27.9 गुना तेज़ है।
- 4 समवर्ती (concurrent) FPGA चिप्स का उपयोग करते हुए, सिस्टम लगभग 80 सेकंड (आदर्श स्थिति) में 60-मोड इंटरफेरोमीटर से 40 इनपुट फोटॉन्स का एक एकल सैंपल लेता है।
लॉस्य सिमुलेशन (Lossy Simulation):
- 30% फोटॉन लॉस के साथ 60-मोड इंटरफेरोमीटर के लिए (जो 40-फोटॉन इनपुट के कम डिटेक्टेड फोटॉन्स में कम होने का अनुकरण करता है), लॉस्य BS के लिए क्लिफोर्ड एंड क्लिफोर्ड एल्गोरिदम द्वारा आवश्यक प्रभावी मोड के दोगुना होने के कारण सैंपलिंग समय बढ़कर ~360 सेकंड हो जाता है।
संख्यात्मक सटीकता (Numerical Accuracy):
- फिक्स्ड-पॉइंट DFE कार्यान्वयन $n=40$ तक के मैट्रिक्स आकार के लिए $10^{-8}$ से कम सापेक्ष त्रुटियां ( $\epsilon$ ) प्राप्त करता है, जो विस्तारित-परिशुद्धता CPU कार्यान्वयन की सटीकता से मेल खाता है।
- DFEs पर BB/FG फॉर्मूला समान परिस्थितियों में राइसर (Ryser's) फॉर्मूला की तुलना में काफी अधिक सटीक साबित हुआ।
सैद्धांतिक सत्यापन (Theoretical Validation):
- प्रयोगात्मक सैंपलिंग समय एकल पोर्टेबल पैरामीटर $T_0 = 7.5 \times 10^{-11}$ सेकंड के साथ क्लिफोर्ड एंड क्लिफोर्ड [1] द्वारा प्रस्तावित सैद्धांतिक जटिलता मॉडल के अनुरूप है।
- एक एकल $40 \times 40$ परमानेंट के लिए, यह सिस्टम एक विशाल सुपरकंप्यूटर (4096 नोड्स के साथ Tianhe-2) की तुलना में लगभग 8.6 गुना धीमा है, लेकिन इसे 4 FPGAs वाले एकल सर्वर पर प्राप्त किया गया है।

5. महत्व (Significance)

क्वांटम एडवांटेज का सत्यापन: यह कार्य क्वांटम सुप्रेमेसी दावों को सत्यापित करने के लिए एक शक्तिशाली उपकरण प्रदान करता है। उच्च निष्ठा और गति के साथ बोसॉन सैंपलिंग प्रयोगों का अनुकरण करके, शोधकर्ता यह सत्यापित कर सकते हैं कि क्वांटम उपकरण अपने इच्छित कार्यों को कर रहे हैं या नहीं।
स्केलेबिलिटी: एकल सर्वर क्लस्टर (4 FPGA) पर 40 फोटॉन्स तक का अनुकरण करने की क्षमता, क्लासिकल सिमुलेशन की सीमा को आगे बढ़ाती है, जिससे बड़े क्वांटम फोटोनिक प्रयोगों के निर्माण से पहले उनका परीक्षण संभव होता है।
हार्डवेयर दक्षता: यह अध्ययन प्रदर्शित करता है कि डेटा-डिपेंडेंट गणितीय समस्याओं (जैसे परमानेंट मूल्यांकन) के लिए डेटा-फ्लो इंजन, GPUs/CPU क्लस्टर्स के लिए एक बेहतर विकल्प हैं, जो अधिक कुशल क्वांटम सिमुलेशन हार्डवेयर की ओर एक मार्ग प्रदान करते हैं।
पोर्टेबिलिटी: $T_0$ पैरामीटर का परिचय विभिन्न आर्किटेक्चरओं में बोसॉन सैंपलिंग सिम्युलेटर के प्रदर्शन के लिए एक मानकीकृत, हार्डवेयर-अज्ञेयवादी (hardware-agnostic) तुलना की अनुमति देता है।

निष्कर्षतः, यह शोध पत्र एक गणितीय रूप से अनुकूलित एल्गोरिदम (n-ary ग्रे कोड BB/FG) को विशेष FPGA हार्डवेयर के साथ जोड़कर क्लासिकल बोसॉन सैंपलिंग सिमुलेशन में एक बड़ी सफलता प्रस्तुत करता है, जो उच्च-फोटॉन-संख्या वाले क्वांटम ऑप्टिकल सिस्टम के सिमुलेशन के लिए अभूतपूर्व गति और सटीकता प्राप्त करता है।