Digital Quantum Simulation of the Holstein-Primakoff Transformation on Noisy Qubits

यहाँ शोध पत्र "Digital Quantum Simulation of the Holstein-Primakoff Transformation on Noisy Qubits" का विस्तृत तकनीकी सारांश दिया गया है।

1. समस्या विवरण (Problem Statement)

डिजिटल क्वांटम सिमुलेशन जटिल अनेक-निकाय (many-body) क्वांटम गतिकी की खोज के लिए एक मार्ग प्रदान करता है जो शास्त्रीय कंप्यूटरों के लिए कठिन है। जबकि स्पिन और फर्मिओनिक प्रणालियों का व्यापक रूप से सिमुलेशन किया जा चुका है, बोसोनिक प्रणालियाँ (bosonic systems) डिजिटल क्वांटम प्रोसेसरों के लिए एक मौलिक चुनौती पेश करती हैं।

• मुख्य मुद्दा: बोसोनिक मोड का एक अनंत बड़ा हिल्बर्ट स्पेस (Hilbert space) होता है, जबकि वर्तमान शोर वाले मध्यवर्ती-पैमाने के क्वांटम (NISQ) प्रोसेसरों में सीमित संख्या में क्यूबिट्स और सीमित सुसंगतता समय (coherence times) होते हैं।
• वर्तमान सीमाएँ: पारंपरिक डिजिटल दृष्टिकोण अक्सर बोसोनिक हिल्बर्ट स्पेस को उत्तेजनाओं (excitations) की एक छोटी संख्या तक सीमित कर देते हैं, जिससे फोक अवस्थाओं (Fock states) को मल्टी-क्यूबिट अवस्थाओं में मैप किया जाता है। हालाँकि, एक मजबूत मैपिंग रणनीति के बिना क्यूबिट-आधारित हार्डवेयर पर बोसोनिक गतिकी का सीधा सिमुलेशन करना कठिन बना हुआ है, क्योंकि इसमें एल्गोरिदम की सटीकता (जिसके लिए कई क्यूबिट्स की आवश्यकता होती है) और हार्डवेयर शोर (जो सर्किट की गहराई और क्यूबिट की संख्या के साथ बढ़ता है) के बीच एक ट्रेड-ऑफ होता है।
• लक्ष्य: लेखक एक क्लाउड-आधारित सुपरकंडक्टिंग क्वांटम प्रोसेसर (IBM Quantum) पर होल्स्टीन-प्रिमाकोफ़ (Holstein-Primakoff - HP) रूपांतरण का उपयोग करके बोसोनिक मोड के सिमुलेशन की व्यवहार्यता की जांच करने का लक्ष्य रखते हैं, विशेष रूप से एल्गोरिदम संबंधी अनुमानों और हार्डवेयर-प्रेरित त्रुटियों के बीच परस्पर क्रिया का विश्लेषण करते हैं।

2. कार्यप्रणाली (Methodology)

यह अध्ययन होल्स्टीन-प्रिमाकोफ़ (HP) रूपांतरण का उपयोग करता है, जो एक एकल बोसोनिक मोड को $N$ स्पिनों (क्यूबिट्स) के एक समूह (ensemble) पर मैप करता है।

• HP मैपिंग:

  • बोसोनिक क्रिएशन/एनालिटिकल ऑपरेटर्स ($a^\dagger, a$) को स्पिन समूह के सामूहिक कोणीय संवेग ऑपरेटर्स ($J_+, J_-, J_z$) में मैप किया जाता है।
  • बड़े $N$ (जहाँ $N \gg \langle a^\dagger a \rangle$) की सीमा में, सटीक HP रूपांतरण में वर्गाकार मूल (square-root) कारकों का अनुमान लगाया जाता है, जिससे बोसोनिक ऑपरेटर्स को सामान्यीकृत सामूहिक स्पिन-रेजिंग और लोअरिंग ऑपरेटर्स द्वारा दर्शाया जा सकता है।
  • बोसोनिक ग्राउंड स्टेट $|0\rangle$ पूरी तरह से ध्रुवीकृत स्पिन-डाउन अवस्था के अनुरूप होती है, जबकि उत्तेजित अवस्थाएं डिक अवस्थाओं (Dicke states - स्पिन फ्लिप के सममित सुपरपोजिशन) के अनुरूप होती हैं।

• सिमुलेट किए गए मॉडल:

  1. ड्रिवन हार्मोनिक ऑसिलेटर (Driven Harmonic Oscillator): एक बाहरी क्षेत्र द्वारा संचालित एक बोसोनिक मोड। इसके हैमिल्टनियन को सिंगल-क्यूबिट टर्म्स के योग में मैप किया जाता है, जिसके लिए केवल सिंगल-क्यूबिट गेट्स की आवश्यकता होती है।
  2. जेन-कम्िंग्स (Jaynes-Cummings - JC) मॉडल: यह एक बोसोनिक कैविटी मोड और एक टू-लेवल सिस्टम (क्यूबिट) के बीच की अंतःक्रिया का वर्णन करता है। इसके लिए कैविटी क्यूबिट्स और सिस्टम क्यूबिट के बीच दो-क्यूबिट इंटरैक्शन (XX और YY कपलिंग) की आवश्यकता होती है।

• कार्यान्वयन रणनीतियाँ:

  • प्लेटफॉर्म: प्रयोग Qiskit फ्रेमवर्क का उपयोग करके IBM Torino सुपरकंडक्टिंग क्वांटम प्रोसेसर पर किए गए थे।
  • दृष्टिकोण 1 (Trotterization): JC मॉडल के लिए, लेखकों ने समय विकास (time evolution) को अनुमानित करने के लिए सुज़ुकी-ट्रोटर अपघटन (द्वितीय-क्रम) का उपयोग किया। उन्होंने एल्गोरिदम त्रुटि (अधिक चरणों के साथ घटती हुई) और हार्डवेयर त्रुटि (सर्किट की गहराई के साथ बढ़ती हुई) के बीच ट्रेड-ऑफ का अध्ययन करने के लिए ट्रोटर स्टेप्स ($K_T$) की संख्या को बदला।
  • दृष्टिकोण 2 (Synthesized Unitary): दो-क्यूबिट गेट त्रुटियों को कम करने के लिए, उन्होंने एक सिंथेसाइज़्ड यूनिटरी दृष्टिकोण का उपयोग किया। इसमें एक निश्चित सर्किट लेआउट शामिल है जिसमें ट्यूनेबल सिंगल-क्यूबिट रोटेशन के साथ कुछ संख्या में दो-क्यूबिट गेट्स (CZ) को इंटरलीव किया गया है। लक्षित यूनिटरी के विरुद्ध फिडेलिटी (fidelity) को अधिकतम करने के लिए रोटेशन पैरामीटर्स को क्लासिकली ऑप्टिमाइज़ किया गया था।

• त्रुटि विश्लेषण ढांचा (Error Analysis Framework):
  लेखकों ने व्यवस्थित रूप से तीन प्रकार की त्रुटियों को मापा:

  1. एल्गोरिदम त्रुटि ($\Delta P_a$): HP मैपिंग में सीमित क्यूबिट्स ($N$) और सीमित ट्रोटर स्टेप्स से उत्पन्न होती है।
  2. हार्डवेयर त्रुटि ($\Delta P_e$): गेट इनफिडेलिटी (विशेष रूप से दो-क्यूबिट CZ गेट्स), डिकोहेरेंस और रीडआउट त्रुटियों से उत्पन्न होती है।
  3. कुल विचलन ($\Delta P_{tot}$): सटीक विश्लेषणात्मक समाधान की तुलना में संयुक्त त्रुटि।

3. मुख्य योगदान (Key Contributions)

• प्रथम क्लाउड-आधारित HP सिमुलेशन: वास्तविक, शोर वाले सुपरकंडक्टिंग क्वांटम प्रोसेसर पर HP रूपांतरण का उपयोग करके बोसोनिक मोड के डिजिटल सिमुलेशन का प्रदर्शन किया।
• त्रुटि ट्रेड-ऑफ का परिमाणीकरण: एक व्यवस्थित विश्लेषण प्रदान किया जिससे पता चला कि सिस्टम का आकार (क्यूबिट्स की संख्या) या ट्रोटर स्टेप्स बढ़ाना हमेशा सटीकता में सुधार नहीं करता है। इसके बजाय, एक इष्टतम ऑपरेटिंग पॉइंट (optimal operating point) होता है जहाँ एल्गोरिदम त्रुटियां और हार्डवेयर त्रुटियां कुल विचलन को न्यूनतम करने के लिए संतुलित होती हैं।
• सिंथेसाइज़्ड यूनिटरी ऑप्टिमाइज़ेशन: दिखाया कि छोटे सिस्टमों के लिए, अनुकूलित पैरामीटर्स के साथ सिंथेसाइज़्ड यूनिटरी दृष्टिकोण शोर वाले दो-क्यूबिट गेट्स की संख्या को कम करके मानक ट्रोटराइजेशन की तुलना में काफी बेहतर प्रदर्शन कर सकता है।
• हार्डवेयर बेंचमार्किंग: प्रमुख शोर स्रोतों को अलग किया, यह पहचानते हुए कि दो-क्यूबिट गेट त्रुटियां (CZ) और रीडआउट त्रुटियां प्राथमिक बाधाएं हैं, न कि सिंगल-क्यूबिट गेट त्रुटियां।

4. मुख्य परिणाम (Key Results)

• ड्रिवेन हार्मोनिक ऑसिलेटर:

  • सिमुलेशन विभिन्न क्यूबिट संख्याओं ($N$) के साथ चलाए गए।
  • परिणाम: जैसे-जैसे $N$ बढ़ा, एल्गोरिदम त्रुटि घटी, लेकिन हार्डवेयर त्रुटि (संचित रीडआउट और गेट शोर) बढ़ गई।
  • इष्टतम बिंदु: ड्राइविंग स्ट्रेंथ $F=0.75$ के लिए, कुल त्रुटि $N \approx 12$ पर न्यूनतम स्तर पर पहुँची। कमजोर ड्राइविंग ($F=0.3$) के लिए, एल्गोरिदम त्रुटि नगण्य थी, और कुल त्रुटि हार्डवेयर शोर द्वारा नियंत्रित थी।
  • प्रमुख हार्डवेयर त्रुटि: पाया गया कि इस सिंगल-क्यूबिट गेट सर्किट के लिए रीडआउट त्रुटि, हार्डवेयर की अशुद्धि का प्राथमिक स्रोत है।

• जेन-कम्िंग्स मॉडल:

  • Trotterization: ट्रोटर स्टेप्स ($K_T$) बढ़ाने से एल्गोरिदम त्रुटि कम हुई लेकिन CZ गेट्स के संचय के कारण हार्डवेयर त्रुटि बढ़ गई। इष्टतम चरणों की संख्या $K_T \approx 4$ पाई गई।
  • Synthesized Unitary बनाम Trotter:
    • छह-CZ-गेट वाले सिंथेसाइज़्ड लेआउट ने काफी कम कुल संभाव्यता अंतर ($\Delta P_{tot} \approx 0.06$) प्राप्त किया, जबकि इष्टतम ट्रोटर केस ($K_T=4$, $\Delta P_{tot} \approx 0.10$) और सिंगल-स्टेप ट्रोटर केस ($\Delta P_{tot} \approx 0.29$) की तुलना में।
    • यह पुष्टि करता है कि सर्किट सिंथेसिस के माध्यम से दो-क्यूबिट गेट्स की संख्या कम करना वर्तमान शोर वाले हार्डवेयर पर अत्यधिक प्रभावी है।
  • शोर बेंचमार्किंग: एक बेंचमार्क सर्किट जिसमें केवल CZ गेट्स थे (सिंगल-क्यूबिट रोटेशन को हटाकर) ने पुष्टि की कि दो-क्यूबिट गेट त्रुटियां शोर का प्रमुख स्रोत हैं, जिनकी त्रुटि दर लगभग $3 \times 10^{-2}$ है।

5. महत्व और निष्कर्ष (Significance and Conclusion)

• बोसोनिक सिमुलेशन के लिए ढांचा: यह कार्य HP रूपांतरण का उपयोग करके डिजिटल क्वांटम प्रोसेसर पर बोसोनिक डिग्री ऑफ फ्रीडम के सिमुलेशन के लिए एक व्यावहारिक ढांचा स्थापित करता है, जो साधारण स्पिन मॉडल से आगे जाता है।
• एल्गोरिदम-हार्डवेयर को-डिज़ाइन: यह अध्ययन एल्गोरिदम को हार्डवेयर बाधाओं के साथ सह-डिज़ाइन (co-design) करने के महत्व को रेखांकित करता है। केवल सिस्टम का आकार या सिमुलेशन स्टेप्स बढ़ाना पर्याप्त नहीं है; हमें उस "स्वीट स्पॉट" (sweet spot) की पहचान करनी होगी जहाँ एल्गोरिदम संबंधी अनुमान और हार्डवेयर शोर संतुलित हों।
• स्केलेबिलिटी (Scalability): हालांकि सिंथेसाइज़्ड यूनिटरी दृष्टिकोण बड़े सिस्टमों के लिए क्लासिकल ऑप्टिमाइज़ेशन लागतों द्वारा सीमित है, लेकिन HP मैपिंग और त्रुटि न्यूनीकरण रणनीतियों के साथ प्रदर्शित सफलता NISQ युग में अधिक जटिल स्पिन-बोसोन (spin-boson) और मल्टी-मोड कैविटी मॉडल के सिमुलेशन का मार्ग प्रशस्त करती है।
• भविष्य की संभावनाएं: प्रस्तुत विधियों को क्वांटम ऑप्टिक्स, कंडेंस्ड मैटर फिजिक्स और बोसोनिक फील्ड्स से संबंधित नवीन भौतिक घटनाओं के अध्ययन के लिए विस्तारित किया जा सकता है।

संक्षेप में, यह शोध पत्र सफलतापूर्वक सैद्धांतिक बोसोनिक मॉडलों और प्रायोगिक क्वांटम हार्डवेयर के बीच के अंतर को पाटता है, जो शोर की उपस्थिति में डिजिटल क्वांटम सिमुलेशन को अनुकूलित करने के लिए एक रोडमैप प्रदान करता है।