🤖 machine learning

The Hidden Signal of Verifier Strictness: Controlling and Improving Step-Wise Verification via Selective Latent Steering

यह शोध पत्र VerifySteer प्रस्तुत करता है, जो पैराग्राफ सीमाओं पर छिपे हुए-अवस्था संकेतों (hidden-state signals) का पता लगाकर और उन्हें चुनिंदा रूप से निर्देशित करके चरण-वार सत्यापनकर्ता की कठोरता को नियंत्रित और बेहतर बनाने की एक विधि है, जिससे यह काफी कम कम्प्यूटेशनल लागत के साथ मौजूदा बेसलाइन से बेहतर प्रदर्शन करता है।

मूल लेखक: Yefan Zhou, Yilun Zhou, Austin Xu, Soroush Vosoughi, Shafiq Joty, Jiang Gui

प्रकाशित 2026-05-21

📖 5 मिनट में पढ़ें🧠 गहराई से पढ़ें

CC BY 4.0

मूल लेखक: Yefan Zhou, Yilun Zhou, Austin Xu, Soroush Vosoughi, Shafiq Joty, Jiang Gui

मूल पेपर CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/) के तहत लाइसेंस किया गया है। ✨ नीचे दिए गए पेपर की यह व्याख्या AI से तैयार की गई है। इसे लेखकों ने न तो लिखा है, न इसका समर्थन किया है। तकनीकी सटीकता के लिए मूल पेपर देखें। पूरा डिस्क्लेमर पढ़ें

कल्पना कीजिए कि आपके पास एक बहुत ही बुद्धिमान, लेकिन थोड़ा अजीब स्वभाव वाला गणित का ट्यूटर (एक AI) है, जो छात्र के होमवर्क को ग्रेड करने की कोशिश कर रहा है। ट्यूटर समस्याओं को हल करने में तो बहुत अच्छा है, लेकिन जब काम की जाँच करने की बात आती है, तो इसमें एक अजीब व्यक्तित्व दोष आ जाता है: कभी-कभी यह बहुत दयालु हो जाता है, और कभी-कभी बहुत कठोर।

बहुत दयालु (कम आलोचनात्मक): छात्र गणित में गलती करता है, लेकिन ट्यूटर कहता है, "मुझे यह ठीक लग रहा है!" और उसे 'A' ग्रेड दे देता है।
बहुत कठोर (अत्यधिक आलोचनात्मक): छात्र सही उत्तर देता है, लेकिन ट्यूटर कहता है, "लिखावट बहुत गंदी है," या "आपने अपना काम पूरी तरह से नहीं दिखाया," और उसे 'F' ग्रेड दे देता है।

यह शोध पत्र इस व्यक्तित्व दोष को "वेरिफायर स्ट्रिक्टनेस" (Verifier Strictness) कहता है। शोधकर्ताओं ने इस समस्या को ठीक करने का एक तरीका खोज निकाला है, जिसके लिए ट्यूटर को फिर से शून्य से सिखाने (re-teach) की आवश्यकता नहीं है।

खोज: मस्तिष्क में "गुप्त स्विच" (The Secret Switch in the Brain)

शोधकर्ताओं ने पाया कि ट्यूटर का दयालु या कठोर होने का निर्णय उसके विचार प्रक्रिया के बिल्कुल अंत में नहीं लिया जाता है। इसके बजाय, यह अपनी ग्रेडिंग रिपोर्ट का एक नया पैराग्राफ लिखना शुरू करने से ठीक पहले, उसके मस्तिष्क (इसके हिडन स्टेट/hidden state) के भीतर एक विशिष्ट "गुप्त स्विच" में एनकोडेड होता है।

AI के मस्तिष्क को कई कमरों (लेयर्स) वाले एक लंबे गलियारे के रूप में सोचें। शोधकर्ताओं ने पाया कि ठीक उस दरवाजे पर, जहाँ AI अपनी आलोचना का एक नया पैराग्राफ शुरू करता है, वहाँ एक विशिष्ट संकेत मौजूद होता है।

यदि संकेत एक दिशा में इशारा करता है, तो AI बहुत दयालु होने वाला है।
यदि संकेत दूसरी दिशा में इशारा करता है, तो AI बहुत कठोर होने वाला है।

समाधान: "वेरिफाईस्टीयर" (VerifySteer - द रिमोट कंट्रोल)

पूरे AI को फिर से प्रशिक्षित करने के बजाय (जो ट्यूटर को एक साल के लिए वापस स्कूल भेजने जैसा है), शोधकर्ताओं ने एक "रिमोट कंट्रोल" बनाया जिसे VerifySteer कहा जाता है।

यह कैसे काम करता है:

स्टीयरिंग वेक्टर (The Steering Vector): उन्होंने एक छोटा सा "धक्का" देने वाला वेक्टर बनाया। कल्पना कीजिए कि यह एक हल्की हवा है।
- एक हवा AI को अधिक सख्त (stricter) बनाने की ओर बहती है (ताकि वह वास्तविक गलतियों को पकड़ सके)।
- दूसरी हवा AI को अधिक उदार (lenient) बनाने की ओर बहती है (ताकि वह बेतुकी वजहों से सही उत्तरों को दंडित न करे)।
एक साधारण धक्के के साथ समस्या: यदि आप हर समस्या पर केवल "सख्त" हवा चलाते हैं, तो AI इतना सख्त हो जाएगा कि वह सही उत्तरों को भी फेल करने लगेगा। यदि आप "उदार" हवा चलाते हैं, तो वह वास्तविक त्रुटियों को छोड़ देगा। यह एक संतुलन (trade-off) का मामला है।
स्मार्ट फिक्स (VerifySteer): शोधकर्ताओं ने रिमोट कंट्रोल को स्मार्ट बनाया।
- सैंपल-लेवल रूटिंग (Sample-Level Routing): ग्रेडिंग करने से पहले, AI छात्र के उत्तर पर एक त्वरित नज़र डालता है और पूछता है, "क्या यह उत्तर सही या गलत होने की संभावना है?"
  - यदि उत्तर गलत दिखता है, तो रिमोट कंट्रोल सख्त हवा चलाता है ताकि यह सुनिश्चित हो सके कि AI गलती को पकड़ ले।
  - यदि उत्तर सही दिखता है, तो रिमोट कंट्रोल उदार हवा चलाता है ताकि यह सुनिश्चित हो सके कि AI बहुत ज्यादा बारीकियाँ न निकालने लगे और एक अच्छे उत्तर को खारिज न कर दे।
- चयनात्मक हस्तक्षेप (Selective Intervention): रिमोट कंट्रोल केवल उस विशिष्ट "दरवाजे" (पैराग्राफ ब्रेक) पर हवा का प्रभाव डालता है जहाँ AI निर्णय लेने वाला होता है। यह AI की बाकी सोच के साथ छेड़छाड़ नहीं करता है।

परिणाम: बेहतर ग्रेडिंग, कम काम

शोधकर्ताओं ने कठिन गणितीय बेंचमार्क (जैसे ProcessBench और Hard2Verify) पर इसका परीक्षण किया। उन्हें क्या मिला:

"फिर से पूछने" से बेहतर: AI को स्मार्ट बनाने का एक सामान्य तरीका यह है कि आप उसी प्रश्न को 4 या 8 बार पूछते हैं और बहुमत के आधार पर निर्णय लेते हैं (जैसे एक कमेटी से पूछना)। यह काम करता है, लेकिन इसमें 4 से 7 गुना अधिक कंप्यूटर पावर लगती है। VerifySteer ने केवल एक पास (pass) का उपयोग करके समान या बेहतर परिणाम प्राप्त किए, जिससे भारी मात्रा में कंप्यूटिंग पावर की बचत हुई।
"प्रॉम्प्ट इंजीनियरिंग" से बेहतर: AI को बेहतर निर्देश लिखने की कोशिश करना (जैसे, "कृपया बहुत आलोचनात्मक रहें!") उतना प्रभावी नहीं रहा जितना कि भौतिक रूप से AI के मस्तिष्क को धकेलना (nudge करना)।
फाइन-ट्यूनिंग के साथ काम करता है: भले ही आपने AI को बेहतर ग्रेडर बनाने के लिए समय और पैसा खर्च किया हो, इस "रिमोट कंट्रोल" को उसके ऊपर जोड़ने से वह और भी बेहतर हो गया।

संक्षेप में

यह शोध पत्र दिखाता है कि AI वेरीफायर के पास उनके सख्त होने के तरीके के बारे में एक छिपा हुआ "व्यक्तित्व सेटिंग" होता है। AI को फिर से प्रशिक्षित करने के बजाय, लेखकों ने इस सेटिंग को वास्तविक समय (real-time) में धीरे से बदलने का एक तरीका खोजा है। यह समझकर कि कब सख्त होना है और कब उदार होना है, उन्होंने एक ऐसा सिस्टम बनाया जो अधिक त्रुटियों को पकड़ता है और अधिक सही उत्तरों को स्वीकार करता है, और यह सब पिछले तरीकों की तुलना में बहुत कम कंप्यूटर पावर का उपयोग करके किया जाता है।

तकनीकी सारांश: सत्यापनकर्ता की कठोरता का छिपा हुआ संकेत (The Hidden Signal of Verifier Strictness)

समस्या विवरण (Problem Statement)

जेनरेटिव वेरीफायर (Generative verifiers), जो चरण-दर-चरण सत्यापन को 'नेक्स्ट-टोकन प्रेडिक्शन' समस्या के रूप में देखते हैं, बड़े भाषा मॉडल (LLM) के तर्क (reasoning) में त्रुटियों का पता लगाने के लिए एक आशाजनक प्रतिमान के रूप में उभरे हैं। हालाँकि, ये वेरीफायर अक्सर खराब अंशांकन (poor calibration) से ग्रस्त होते हैं, जो कि या तो अल्प-आलोचनात्मक (त्रुटिपूर्ण चरणों को गलत तरीके से स्वीकार करना) या अति-आलोचनात्मक (सही चरणों को गलत तरीके से अस्वीकार करना) होने की प्रवृत्ति द्वारा पहचाना जाता है। यह घटना, जिसे वेरीफायर स्ट्रिक्टनेस (verifier strictness) कहा जाता है, एक सकारात्मकता पूर्वाग्रह (positivity bias) के रूप में प्रकट होती है जहाँ वेरीफायर सतही शैलीगत मुद्दों के कारण दोषपूर्ण समाधानों को मान्य कर देते हैं या वैध समाधानों को अस्वीकार कर देते हैं।

यद्यपि विशेष प्रोसेस रिवॉर्ड मॉडल्स (PRMs) को फाइन-ट्यून करना इसे कम कर सकता है, लेकिन यह संसाधन-गहन है और जैसे-जैसे फ्रंटियर मॉडल्स विकसित होते हैं, यह तेजी से अप्रचलित हो जाता है। इसके अलावा, पुराने मॉडल पीढ़ियों पर प्रशिक्षित मूल्यांकनकर्ता नए इंस्ट्रक्शन-ट्यून्ड मॉडल्स पर खराब सामान्यीकरण (generalize) करते हैं। फलस्वरूप, एक ऐसी प्रशिक्षण-मुक्त (training-free) कार्यप्रणाली की आवश्यकता है जो व्यापक फाइन-ट्यूनिंग या सेल्फ-कंसिस्टेंसी सैंपलिंग के कम्प्यूटेशनल ओवरहेड के बिना सामान्य इंस्ट्रक्शन-ट्यून्ड मॉडल्स में वेरीफायर व्यवहार को अनुकूल रूप से नियंत्रित कर सके।

कार्यप्रणाली (Methodology)

लेखक VerifySteer प्रस्तावित करते हैं, जो एक प्रशिक्षण-मुक्त विधि है जो हिडन-स्टेट स्टीयरिंग (hidden-state steering) के माध्यम से वेरीफायर की कठोरता को नियंत्रित करती है। यह दृष्टिकोण दो प्राथमिक निष्कर्षों और एक संगत अनुकूलन ढांचे पर आधारित है:

1. सत्यापन-विशिष्ट लेटेंट सिग्नल की खोज (Discovery of the Verification-Specific Latent Signal)

अनुभवजन्य विश्लेषण के माध्यम से, लेखक पहचानते हैं कि किसी समाधान चरण को स्वीकार या अस्वीकार करने की वेरीफायर की प्रवृत्ति, संबंधित सत्यापन पैराग्राफ से ठीक पहले वाले पैराग्राफ-बाउंड्री डेलीमिटर टोकन (\n\n) के हिडन स्टेट में एनकोडेड होती है।

सिग्नल लोकलाइजेशन (Signal Localization): निर्णय लेने का संकेत समान रूप से वितरित नहीं है बल्कि विशिष्ट ट्रांसफार्मर लेयर्स (जैसे, Qwen3-8B में लेयर 22) में केंद्रित है।
स्टीयरिंग वेक्टर निर्माण (Steering Vector Construction): एक वैलिडेशन सेट का उपयोग करते हुए, लेखक कंट्रास्टिव स्टीयरिंग वेक्टर्स का निर्माण करते हैं, जो ट्रू रिजेक्शन (TR) खंडों और फॉल्स एक्सेप्टेंस (FA) खंडों के बीच हिडन स्टेट्स के माध्य अंतर (mean difference) की गणना करके किया जाता है (कठोरता बढ़ाने के लिए, $d_{strict}$ ), और ट्रू एक्सेप्टेंस (TA) बनाम फॉल्स रिजेक्शन (FR) खंडों के बीच (नरमी बढ़ाने के लिए, $d_{lenient}$ )।
हस्तक्षेप (Intervention): अनुमान (inference) के समय, इन वेक्टर्स को वेरीफायर के आउटपुट को नियंत्रित करने के लिए डेलीमिटर टोकन्स के हिडन स्टेट्स में जोड़ा जाता है।

2. VerifySteer फ्रेमवर्क (The VerifyStele Framework)

लेखक देखते हैं कि समान स्टीयरिंग (uniform steering) (सभी नमूनों पर एक ही वेक्टर लागू करना) एक ट्रेड-ऑफ पैदा करता है: कठोरता बढ़ाने से त्रुटि का पता लगाने (True Negative Rate, TNR) में सुधार होता है लेकिन शुद्धता प्रमाणन (True Positive Rate, TPR) को नुकसान पहुँचता है, और इसके विपरीत। इसे हल करने के लिए, VerifyStele सैंपल-लेवल और डेलीमिटर-लेवल अनुकूलता पेश करता है:

सैंपल-लेवल रूटिंग (Sample-Level Routing): एक हल्का शुद्धता प्रोब ( $f_\phi$ $f_{ϕ}$ ) प्रॉम्प्ट के हिडन स्टेट्स के आधार पर एक संभावित समाधान के पूरी तरह से सही होने की संभावना की भविष्यवाणी करता है।
- यदि समाधान के संभावित रूप से गलत होने की भविष्यवाणी की जाती है ( $q \le \tau_l$ ), तो सिस्टम कठोरता-बढ़ाने वाला वेक्टर ( $d_{strict}$ ) लागू करता है।
- यदि समाधान के संभावित रूप से सही होने की भविष्यवाणी की जाती है ( $q \ge \tau_h$ ), तो सिस्टम नरमी-बढ़ाने वाला वेक्टर ( $d_{lenient}$ ) लागू करता है।
- अन्यथा, कोई स्टीयरिंग लागू नहीं किया जाता है।
डेलीमिटर-लेवल गेटिंग (Delimiter-Level Gating): स्टीयरिंग केवल उन डेलीमिटर टोकन्स पर लागू की जाती है जहाँ स्थानीय हिडन स्टेट चयनित दिशा के साथ संरेखित (misaligned) नहीं है (कोसाइन सिमिलैरिटी थ्रेशोल्ड $\rho$ द्वारा निर्धारित)। यह उन टोकन्स पर अनावश्यक हस्तक्षेप को रोकता है जो पहले से ही वांछित व्यवहार के साथ संरेखित हैं।

मुख्य योगदान (Key Contributions)

एक लेटेंट सिग्नल की पहचान: पेपर प्रदर्शित करता है कि वेरीफायर स्ट्रिक्टनेस पैराग्राफ-बाउंड्री टोकन्स के हिडन स्टेट्स में एनकोडेड है और इसे लक्षित हस्तक्षेप के माध्यम से फाइन-ट्यूनिंग के बिना नियंत्रित किया जा सकता है।
VerifySteer एल्गोरिदम: एक कंडीशनल स्टीयरिंग विधि का प्रस्ताव, जो नमूनों को गतिशील रूप से रूट करती है और स्ट्रिक्टनेस ट्रेड-ऑफ को संतुलित करने के लिए डेलीमिटर बाउंड्रीज पर चुनिंदा रूप से हस्तक्षेप करती है।
अनुभवजन्य सत्यापन (Empirical Validation): विभिन्न मॉडल स्केल्स (1.7B से 70B पैरामीटर्स) और आर्किटेक्चर (डेंस और MoE) में ProcessBench और Hard2Verify बेंचमार्क पर व्यापक प्रयोग।

प्रयोगात्मक परिणाम (Experimental Results)

प्रयोग Qwen3-1.7B, Qwen3-8B, और FARE-20B जैसे मॉडल्स के साथ ProcessBench (GSM8K, MATH, OlympiadBench, Omni-MATH) और Hard2Verify पर किए गए।

बेसलाइन्स के विरुद्ध प्रदर्शन (Performance vs. Baselines): F1 स्कोर के मामले में VerifySteer, प्रॉम्प्ट ऑप्टिमाइज़ेशन, एक्टिवेशन स्टीयरिंग बेसलाइन्स (CAA), और सेल्फ-कंसिस्टेंसी (Cons@4/Cons@8) को पछाड़ देता है।
- Qwen3-1.7B के साथ ProcessBench पर, VerifySteer सेल्फ-कंसिस्टेंसी से 3.7 F1 अंक अधिक है।
- Qwen3-8B-thinking के साथ Hard2Verify पर, VerifySteer सेल्फ-कंसिस्टेंसी से 2.2 F1 अंक अधिक है।
दक्षता (Efficiency): VerifySteer इन लाभों को काफी कम कम्प्यूटेशनल लागत के साथ प्राप्त करता है। यह सेल्फ-कंसिस्टेंसी विधियों की तुलना में 4–7× कम इन्फरेंस कंप्यूट (FLOPs) की आवश्यकता रखता है, जो कई सैंपलिंग ट्रेसेस पर निर्भर करती हैं।
अनुकूलता (Compatibility): यह विधि फाइन-ट्यूनिंग के साथ ऑर्थोगोनल (orthogonal) है। जब इसे फाइन-ट्यून्ड FARE-20B वेरीफायर पर लागू किया जाता है, तो VerifySteer अतिरिक्त लाभ प्रदान करता है (F1 को 41.5 से 51.1 तक बढ़ाकर), जो दर्शाता है कि स्टीयरिंग और फाइन-ट्यूनिंग पूरक हैं।
एब्लेशन अध्ययन (Ablation Studies): सैंपल-लेवल अनुकूलता को हटाने से TPR में गिरावट आती है, जबकि डेलीमिटर-लेवल अनुकूलता को हटाने से TNR कम हो जाता है, जो स्ट्रिक्टनेस ट्रेड-ऑफ को संतुलित करने के लिए दोनों घटकों की आवश्यकता की पुष्टि करता है।

महत्व और दावे (Significance and Claims)

पेपर का दावा है कि LLM वेरीफायर नियंत्रणीय लेटेंट व्यवहारों (controllable latent behaviors) को दर्शाते हैं जिन्हें भारी रिट्रेनिंग लागत के बिना हेरफेर किया जा सकता है। वेरीफायर स्ट्रिक्टनेस के लिए एक विशिष्ट हिडन-स्टेट सिग्नल को उजागर करके, लेखक सामान्य इंस्ट्रक्शन-ट्यून्ड मॉडल्स में वेरीफायर व्यवहार के हल्के और अनुकूल नियंत्रण (lightweight and adaptive control) की ओर एक मार्ग प्रदान करते हैं।

इसका महत्व अत्यधिक महंगी फाइन-ट्यूनिंग और कम्प्यूटेशनल रूप से भारी सेल्फ-कंसिस्टेंसी दोनों के लिए एक व्यावहारिक विकल्प प्रदान करने में निहित है। VerifySteer वर्तमान पीढ़ी के मॉडल्स को पुरानी पीढ़ियों पर निर्मित विशेष, फाइन-ट्यून्ड मूल्यांकनकर्ताओं के प्रदर्शन के बराबर या उससे बेहतर बनाने में सक्षम बनाता है, जबकि सिमेंटिक सुसंगतता बनाए रखता है और व्याख्या योग्य स्टेप-लेवल स्पष्टीकरण प्रदान करता है। यह कार्य सुझाव देता है कि गणितीय तर्क कार्यों में जेनरेटिव वेरीफायर की विश्वसनीयता में सुधार के लिए रिप्रेजेंटेशन इंजीनियरिंग (representation engineering) एक व्यवहार्य और कुशल रणनीति है।