A Scalable Two-Stage Back-End Architecture for 400GbE Data Acquisition Systems

यूरोप के हृदय में, फ्रांस और स्विट्जरलैंड की सीमा के नीचे, लार्ज हैड्रोन कोलाइडर स्थित है, जो एक ऐसी विशाल मशीन है जो पृथ्वी की पपड़ी के चारों ओर घूमती है ताकि कणों को लगभग प्रकाश की गति से आपस में टकराया जा सके। जब ये टकराव होते हैं, तो वे डेटा का एक सैलाब उत्पन्न करते हैं, सूचना का एक ऐसा प्रवाह जिसे गायब होने से पहले कैप्चर, छाँटना और विश्लेषण करना आवश्यक होता है। यह कार्य डेटा अधिग्रहण प्रणाली (डेटा एक्विजिशन सिस्टम) के जिम्मे आता है, जो इलेक्ट्रॉनिक्स का एक जटिल नेटवर्क है जो प्रयोग के तंत्रिका तंत्र के रूप में कार्य करता है। इसे एक विशाल डिटेक्टर में बिखरे हुए हजारों छोटे सेंसरों से संकेत एकत्र करने होते हैं, जिनमें से प्रत्येक सेंसर एक विशिष्ट, विकिरण-सहनशील (रेडिएशन-हार्डनड) भाषा में बोलता है। चुनौती केवल इन फुसफुसाहटों को सुनने की नहीं है, बल्कि उन्हें मशीन के हर कोने से एकत्र करने और उन्हें सूचना के एक एकल, गर्जना भरे प्रवाह में संयोजित करने की है जिसे कंप्यूटर द्वारा संसाधित किया जा सके। जैसे ही मशीन अपने अगले, अधिक शक्तिशाली चरण के लिए तैयार होती है, इस डेटा की मात्रा विस्फोट करने वाली है, जो उन तारों और चिप्स को भी अभिभूत करने की धमकी दे रही है जिन्हें इसे ले जाने के लिए बनाया गया है।

दशकों से, वैज्ञानिक इस भारी काम को करने के लिए फील्ड-प्रोग्रामेबल गेट एरेज़ नामक शक्तिशाली, महंगे कंप्यूटर चिप्स पर भरोसा करते आए हैं। ये चिप्स सार्वभौमिक अनुवादकों की तरह हैं, जो सेंसरों से मिलने वाले अद्वितीय संकेतों को डिकोड करने और उन्हें ऐसे प्रारूप में बदलने में सक्षम हैं जिसे मानक कंप्यूटर समझ सकें। हालाँकि, जैसे-जैसे डेटा दर सैकड़ों टेराबिट प्रति सेकंड की ओर बढ़ती है, हर एक कनेक्शन के लिए सबसे शक्तिशाली, महंगे चिप्स का उपयोग करने का पारंपरिक दृष्टिकोण बहुत महंगा और प्रबंधित करने में भौतिक रूप से कठिन होता जा रहा है। इन विशाल चिप्स के भीतर तार जगह की कमी महसूस कर रहे हैं, और उन्हें ठंडा रखने के लिए आवश्यक बिजली एक सीमित कारक बनती जा रही है। CERN के शोधकर्ताओं, विशेष रूप से LHCb प्रयोग पर काम करने वाली टीम ने एक ऐसे भविष्य का सामना किया जहाँ डेटा लिंक की संख्या तीन गुना होने वाली थी, जिसके लिए डिटेक्टर से कंप्यूटर फार्म तक डेटा कैसे चलता है, इसके बारे में सोचने के एक नए तरीके की आवश्यकता थी।

इसे हल करने के लिए, टीम ने एक दो-चरणीय आर्किटेक्चर प्रस्तावित किया जो कार्यभार को सबसे महंगे घटकों से दूर स्थानांतरित करता है। एक एकल, विशाल चिप को सब कुछ संभालने के लिए मजबूर करने के बजाय, उन्होंने एक ऐसी प्रणाली डिजाइन की जो काम को दो अलग चरणों में विभाजित करती है। पहले चरण में, एक मध्यम श्रेणी का कंप्यूटर चिप, जो कम महंगा और अधिक प्रचुर है, सेंसरों से आने वाले संकेतों को लेता है। यह चिप एक स्थानीय संग्रहकर्ता के रूप में कार्य करता है, जो इन व्यक्तिगत धाराओं में से दर्जनों को एकत्र करता है और उन्हें कुछ तेज़ कनेक्शनों में समूहित करता है। यह एक साथ सब कुछ करने की कोशिश नहीं करता है; यह केवल यातायात को व्यवस्थित करता है और यात्रा के अगले चरण के लिए इसे तैयार करता है।

दूसिमा चरण वह है जहाँ नवाचार वास्तव में चमकता है। समूहित डेटा धाराएं एक विशेष नेटवर्किंग घटक पर पहुँचती हैं, जो एक ऐसा उपकरण है जिसे कई उच्च-गति चैनलों को एक विशाल राजमार्ग में मिलाने के लिए विशेष रूप से डिज़ाइन किया गया है। यह घटक, जिसे ईथरनेट फिजिकल लेयर डिवाइस के रूप में जाना जाता है, डेटा की तीन अलग-अलग धाराओं को लेता है और उन्हें एक एकल, अविश्वसनीय रूप से तेज़ कनेक्शन में मिला देता है जो प्रति सेकंड 400 गीगाबिट सूचना ले जाने में सक्षम है। यह दृष्टिकोण सिस्टम को मानक, 'ऑफ-द-शेल्फ' नेटवर्किंग तकनीक का उपयोग करने की अनुमति देता है, जिसका उत्पादन वैश्विक इंटरनेट और डेटा केंद्रों के लिए भारी मात्रा में किया जाता है, बजाय इसके कि दुर्लभ और महंगे कस्टम, विशेष समाधानों पर निर्भर रहा जाए। डिकोडिंग कार्य को अंतिम एकत्रीकरण से अलग करके, यह डिज़ाइन उन बाधाओं से बचता है जो पुराने सिस्टमों को प्रभावित करती हैं।

शोधकर्ताओं ने यह परीक्षण करने के लिए एक वर्किंग प्रोटोटाइप बनाया कि क्या यह विचार वास्तविक दुनिया की स्थितियों में टिक पाता है। उन्होंने एक परीक्षण वातावरण स्थापित किया जो डिटेक्टर से डेटा के प्रवाह की नकल करता था, जिसमें सूचना की तीन अलग-अलग धाराएं उत्पन्न की गईं, जिनमें से प्रत्येक 100 गीगाबिट प्रति सेकंड की गति से चल रही थी। इन धाराओं को उनके नए दो-चरणीय सिस्टम में डाला गया, जिसने फिर उन्हें एक एकल, 400-गीगाबिट स्ट्रीम में संयोजित किया। परिणाम सटीक और उत्साहजनक थे। परीक्षण के दौरान, सिस्टम ने 610 मिलियन से अधिक डेटा पैकेट प्रोसेस किए, जो कुल पांच टेराबाइट सूचना थी। इस विशाल हस्तांतरण के दौरान, सिस्टम ने एक भी पैकेट नहीं गिराया, और न ही डेटा का क्रम खोया। गति स्थिर रही, बिना किसी भीड़भाड़ या देरी के लक्ष्य दरों से मेल खाती रही। मापों ने दिखाया कि त्रुटि दर इतनी कम थी कि व्यावहारिक उद्देश्यों के लिए यह प्रभावी रूप से शून्य थी, जिससे सिद्ध हुआ कि हार्डवेयर डेटा प्रवाह के भारी दबाव को बिना लड़खड़ाए संभाल सकता है।

तकनीकी प्रदर्शन के अलावा, नए डिज़ाइन ने महत्वपूर्ण वित्तीय लाभ भी प्रदान किया। शोधकर्ताओं ने प्रत्येक व्यक्तिगत डेटा लिंक को संभालने की लागत की गणना की और पाया कि उनका दो-चरणीय दृष्टिकोण पारंपरिक तरीकों की तुलना में काफी सस्ता था। महंगे, उच्च-स्तरीय चिप्स और जटिल नेटवर्क स्विचों को अपने सुव्यवस्थित आर्किटेक्चर से बदलकर, उन्होंने प्रति कनेक्शन लागत में लगभग 29 प्रतिशत की कमी की। यह बचत सस्ते में खरीदे जाने वाले मध्यम श्रेणी के चिप्स और एक विशेष नेटवर्किंग डिवाइस का उपयोग करने से आती है जो डेटा को अधिक कुशलता से एकत्रित करता है, जिससे महंगे हार्डवेयर की मध्यवर्ती परतों की आवश्यकता समाप्त हो जाती है। अध्ययन सुझाव देता है कि यह पद्धति न केवल एक सैद्धांतिक संभावना है बल्कि एक व्यावहारिक, स्केलेबल समाधान भी है जिसे कण भौतिकी की डेटा मांग बढ़ने के साथ तैनात किया जा सकता है।

यह कार्य पुष्टि करता है कि आधुनिक नेटवर्किंग तकनीक के बड़े पैमाने पर उत्पादन का लाभ उठाकर एक ऐसा डेटा अधिग्रहण प्रणाली बनाना संभव है जो शक्तिशाली और किफायती दोनों हो। दो-चरणीय डिज़ाइन सफलतापूर्वक संवेदनशील, विकिरण-सहनशील फ्रंट एंड को उच्च-गति बैक एंड से अलग करता है, जिससे प्रत्येक भाग को उसकी इष्टतम दक्षता पर संचालित होने की अनुमति मिलती है। शोधकर्ताओं ने प्रदर्शित किया कि मानक डेटा धाराएं, विशेषीकृत, उच्च-विलंबता प्रोटोकॉल की आवश्यकता के बिना, अगली पीढ़ी के प्रयोगों के लिए आवश्यक विशाल थ्रूपुट को बनाए रख सकती हैं। यह निष्कर्ष LHCb प्रयोग और अन्य बड़े पैमाने के वैज्ञानिक प्रयासों के लिए एक स्पष्ट मार्ग प्रदान करता है, यह सुनिश्चित करता है कि जैसे-जैसे मशीनें बड़ी होती हैं और डेटा भारी होता जाता है, उन्हें कैप्चर करने के लिए डिज़ाइन किए गए सिस्टम बिना अत्यधिक खर्च किए उनके साथ तालमेल बिठा सकें।