Development of Readout Electronics for a High-Speed Event-Driven Neutron Imaging Detector Based on Timepix4

Il paper descrive lo sviluppo di un sistema di elettronica di lettura ad alte prestazioni basato sul chip Timepix4, progettato per gestire l'aumentata intensità dei fasci di neutroni alla sorgente cinese CSNS, capace di raggiungere una larghezza di banda di 160 Gbps e di fornire risultati strutturali chiari nei test a raggi X.

L'essenziale

🌟 Il "Cervello Velocissimo" per Vedere l'Invisibile

Immagina di voler fotografare i segreti nascosti all'interno di un oggetto, come le ossa di un pesce o la struttura interna di un materiale, usando i neutroni (particelle subatomiche che attraversano la materia come fantasmi). Per farlo, gli scienziati cinesi del China Spallation Neutron Source (CSNS) stanno costruendo una macchina fotografica speciale.

Il problema? La loro "luce" (il fascio di neutroni) sta diventando così intensa e veloce che le vecchie macchine fotografiche non riescono a tenerne il passo: farebbero solo foto mosse o perderebbero metà dei dati.

Per risolvere questo problema, il team ha sviluppato un nuovo sistema di lettura elettronica, basato su un chip chiamato Timepix4. Ecco come funziona, spiegato con delle metafore:

1. Il Problema: Troppa Fretta

Immagina di dover raccogliere 160 miliardi di biglietti da visita al secondo (i dati dei neutroni) che arrivano da una folla in corsa. Se usi un secchio piccolo (il vecchio sistema), ne perderai la maggior parte. Hanno bisogno di un camioncino delle poste super veloce per raccogliere tutto senza perdere nulla.

2. La Soluzione: Un Sistema a Due Livelli

Hanno costruito un sistema composto da due parti principali, collegate come un telefono e la sua base:

• La "Testa" (Chip Board): È il sensore vero e proprio. È come un occhio digitale fatto di milioni di piccoli pixel (i "fotografi"). Quando un neutrone colpisce uno schermo speciale, questo crea un lampo di luce visibile. L'occhio digitale cattura quel lampo. Per non surriscaldarsi (perché lavorare così velocemente genera calore), questo occhio è raffreddato da un piccolo condizionatore d'aria integrato.
• Il "Cervello" (Digital Board): È il computer che gestisce tutto. È basato su un chip potente chiamato ZYNQ, che è come un direttore d'orchestra. Il suo compito è prendere i dati dai 16 "fotografi" (i canali di dati) e spedirli via velocemente.

3. La Super Autostrada dei Dati

Il vero trucco è la velocità.

• Immagina di avere 16 corsie di autostrada parallele.
• Ogni corsia può far viaggiare i dati a una velocità pazzesca (fino a 10,24 Gbps).
• In totale, questo sistema può scaricare 160 Gigabit al secondo. È come scaricare l'intera biblioteca di un grande ospedale in una frazione di secondo.

Per gestire questo flusso, il sistema ha una memoria esterna gigante (fino a 32 GB, come un hard disk portatile). Quando arrivano troppi dati tutti insieme (come un'onda di neutroni), il sistema li mette temporaneamente in questa "sala d'attesa" (buffer) e li invia al computer quando c'è un po' di calma.

4. I Risultati: Funziona Davvero?

Gli scienziati hanno fatto dei test per vedere se il sistema reggeva il ritmo:

• Il test della velocità: Hanno fatto viaggiare i dati per ore senza che ne andasse perso nemmeno uno. È come inviare un messaggio che arriva sempre a destinazione, anche se la linea è affollatissima.
• Il test della precisione (Equalizzazione): All'inizio, ogni "fotografo" (pixel) vedeva le cose un po' diversamente dagli altri (alcuni troppo sensibili, altri troppo lenti). Hanno fatto un "calibrazione" (come accordare una chitarra) per farli tutti lavorare all'unisono. Ora, la differenza tra un pixel e l'altro è quasi nulla.
• La prova del nove (Raggi X): Hanno puntato il sistema su un piccolo pesce. Il risultato? Hanno ottenuto un'immagine nitida dove si vedono chiaramente le ossa del pesce. Questo dimostra che il sistema non solo funziona, ma è pronto a catturare immagini complesse.

In Sintesi

Hanno creato un sistema di lettura super veloce e compatto (grande quanto un foglio A4 stretto) che permette di vedere i neutroni in azione senza perdere nemmeno un "fotogramma".

Cosa succederà dopo?
Questo sistema verrà installato sul grande rivelatore di neutroni. Quando sarà attivo, permetterà agli scienziati di vedere la struttura interna dei materiali con una precisione mai vista prima, aiutando a scoprire cose nuove sulla scienza dei materiali, l'energia e molto altro.

È come passare da una vecchia macchina fotografica a pellicola a una telecamera 8K ad altissima velocità: tutto diventa più chiaro, più veloce e più dettagliato.

Sommario tecnico

Ecco una sintesi tecnica dettagliata del documento in italiano, strutturata secondo le sezioni richieste.

Titolo: Sviluppo di Elettronica di Lettura per un Rivelatore di Imaging Neutronico ad Alta Velocità e Basato su Eventi, Fondato su Timepix4

1. Il Problema

Con l'ingresso della Sorgente di Neutroni a Spallazione Cinese (CSNS) nella Fase II, la potenza del fascio di protoni aumenterà, portando a un incremento significativo dell'intensità dei fasci di neutroni pulsati. L'attuale sistema di imaging neutronico a risoluzione energetica, basato su uno schermo scintillatore e una camera ottica (TPX3Cam), non è in grado di gestire il flusso di eventi più elevato richiesto dalle nuove specifiche.
È necessario sviluppare un'elettronica di lettura ad alte prestazioni capace di:

• Gestire un alto tasso di eventi (fino a 2,5 Ghits/s).
• Supportare una larghezza di banda totale di 160 Gbps per chip.
• Essere compatibile con l'upgrade del rivelatore esistente, superando i limiti dei sistemi attuali (come SPIDR4) che richiedono hardware aggiuntivo per la lettura a piena banda e non sono pienamente integrabili.

2. Metodologia

Gli autori hanno progettato e sviluppato un sistema di elettronica di lettura dedicato, basato sul chip ASIC Timepix4, ottimizzato per un ingombro compatto (8 cm × 30 cm) e privo di necessità di irradiazione diretta (l'elettronica rileva solo la luce visibile riflessa dallo scintillatore).

Il sistema è suddiviso in due schede principali interconnesse tramite un connettore FMC personalizzato:

• Scheda Chip Timepix4: Fornisce alimentazione, segnali di clock (tramite un chip SI5345A) e gestione termica. Include un raffreddatore termoelettrico (TEC) a contatto diretto con lo strato di rame dissipante per mantenere stabile la temperatura del sensore, riducendo la corrente di dispersione e il rumore.
• Scheda di Lettura Digitale: Basata su un singolo chip ZYNQ-MPSOC (XCZU15EG) di Xilinx, che integra una CPU ARM (per il controllo Linux) e un FPGA.
  • Utilizza 16 coppie di transceiver GTH per ricevere i dati dai 16 canali del Timepix4.
  • Include un'interfaccia di memoria esterna SODIMM DDR4 (fino a 32 GB) per la memorizzazione temporanea dei dati in eccesso quando il flusso supera la capacità di lettura in tempo reale (40 Gbps).
  • I dati vengono trasmessi tramite un'interfaccia QSFP+ a 40 Gbps.

Progettazione Firmware:

• I dati sperimentali vengono trasmessi via UDP per l'efficienza, mentre i comandi di controllo usano TCP per l'affidabilità.
• Il flusso dati è formattato secondo il protocollo AXI-Stream.
• L'architettura utilizza FIFO asincroni per gestire le 16 canali, un modulo di controllo buffer per la fusione dei dati e l'utilizzo della memoria SODIMM esterna come cache di livello superiore durante i picchi di flusso neutronico (25 Hz).

3. Contributi Chiave

• Integrazione Monolitica: Sviluppo di un sistema completo basato su un unico chip ZYNQ-MPSOC, che soddisfa tutte le specifiche di prestazioni in un formato estremamente compatto.
• Larghezza di Banda Piena: Capacità di raggiungere una lettura completa a 160 Gbps per un singolo chip Timepix4, distribuendo il carico su 16 canali.
• Gestione Avanzata dei Dati: Implementazione di un'architettura di caching multi-livello (FIFO + SODIMM esterna) che garantisce la stabilità della lettura anche durante i picchi di flusso del fascio pulsato.
• Interfaccia Personalizzata: Creazione di un'interfaccia FMC proprietaria per collegare la scheda chip alla scheda digitale, trasmettendo clock, alimentazione, segnali di controllo e dati ad alta velocità.

4. Risultati

I test preliminari hanno dimostrato l'efficacia del sistema:

• Test di Collegamento (GWT): Sono stati stabiliti con successo 16 canali di dati tra Timepix4 e FPGA.
  • A 5,12 Gbps (metà della velocità teorica massima di 10,24 Gbps), i test PRBS-31 a lungo termine hanno mostrato un tasso di errore dei bit (BER) inferiore a $10^{-14}$, indicando un funzionamento privo di errori.
  • A 10,24 Gbps, sono stati ottenuti BER compresi tra $10^{-5}$e$10^{-8}$, sebbene l'apertura dell'occhio (eye diagram) sia ridotta, probabilmente a causa di effetti parassiti dei wire-bonding.
• Equalizzazione dei Soglia: Dopo il processo di equalizzazione, la deviazione standard delle soglie di tutti i pixel è scesa da ~500 $e^-$ a meno di 50 $e^-$, garantendo una risposta uniforme. Solo 3 pixel su migliaia sono stati mascherati come outlier.
• Test con Raggi X: Esperimenti con una sorgente a raggi X (100 kV) e un sensore al silicio di 300 $\mu$m hanno prodotto immagini chiare della struttura ossea di un piccolo pesce, confermando la funzionalità completa dell'elettronica e la corretta uniformità delle soglie dopo l'equalizzazione.

5. Significato

Questo lavoro rappresenta un passo fondamentale verso l'upgrade del rivelatore di imaging neutronico a risoluzione energetica al CSNS. Il sistema sviluppato:

1. Risolve il collo di bottiglia nella lettura dei dati causato dall'aumento della potenza del fascio nella Fase II.
2. Dimostra la fattibilità di un'architettura di lettura compatta e ad alta velocità basata su Timepix4, superando le limitazioni dei sistemi commerciali esistenti.
3. Fornisce una piattaforma pronta per futuri esperimenti di imaging neutronico, permettendo di sfruttare appieno le capacità di risoluzione temporale e spaziale del chip Timepix4.
4. Apre la strada all'installazione definitiva sul rivelatore per condurre esperimenti neutronici reali, garantendo la raccolta stabile di dati ad alto tasso di eventi.