Sub-kelvin thermal conductivity of substrates and on-chip routing in quantum integrated systems

Questo studio caratterizza sperimentalmente la conducibilità termica a temperature sub-kelvin di vari materiali di supporto e del routing on-chip, rivelando che il silicio ad alta resistività offre prestazioni termiche superiori e che, sebbene le linee di routing migliorino la conduttanza nel piano, il substrato rimane il percorso termico dominante, sottolineando così l'importanza critica della selezione dei materiali e dell'integrazione 3D per una gestione termica efficace nei sistemi quantistici su larga scala.

L'essenziale

Immagina di voler costruire un computer super-veloce e ultra-sensibile che funziona solo quando è più freddo dello spazio esterno. Questo è un computer quantistico. Per farlo funzionare, devi stipare milioni di minuscoli interruttori elettronici (qubit) e il loro "cervello" (elettronica di controllo) uno accanto all'altro su un singolo chip.

Ma ecco il problema: il "cervello" si scalda, anche quando fa un freddo gelido. Se quel calore si disperde verso gli interruttori sensibili, il computer si rompe. Gli scienziati di questo articolo hanno posto una domanda semplice: "Cosa succede al calore quando viaggia attraverso i materiali che usiamo per costruire questi chip a temperature vicine allo zero assoluto?"

Ecco cosa hanno scoperto, spiegato con alcune analogie di tutti i giorni.

1. L'Autostrada vs. La Strada Sterrata (Materiali del Substrato)

Il "substrato" è il materiale di base su cui poggia il chip, come le fondamenta di una casa. Il team ha testato quattro diverse fondamenta:

• Silicio ad Alta Resistività: Pensala come una super-autostrada. A queste temperature gelide, il calore (che viaggia sotto forma di minuscole vibrazioni chiamate "fononi") sfreccia attraverso questo materiale molto facilmente. È il migliore nel rimuovere il calore.
• Silicio a Bassa Resistività: Questa è come una strada sterrata piena di buche. Poiché questo silicio ha "impurità" (droganti) aggiunte per motivi elettrici, queste impurità agiscono come dossi. Si scontrano con le vibrazioni del calore, rallentandole drasticamente. È circa 100 volte meno efficace nel trasportare calore rispetto alla versione ad alta resistività.
• Saffiro e Vetro Borosilicato: Questi sono come sentieri stretti e sconnessi. Conducono calore, ma non tanto bene quanto l'autostrada di silicio. Interessante notare che il sentiero di saffiro era sorprendentemente sconnesso (a causa di minuscoli difetti cristallini interni), rendendolo meno efficace nel condurre calore di quanto ci si potrebbe aspettare per un materiale così duro.

La Conclusione: Se vuoi spostare il calore lontano rapidamente, usa l'"autostrada" (Silicio ad Alta Resistività). Se vuoi tenere il calore intrappolato in un punto per proteggere un vicino, usa la "strada sterrata" (Silicio a Bassa Resistività).

2. I Fili di Metallo (Instradamento sul Chip)

Il team ha esaminato anche i fili (instradamento) che collegano le diverse parti del chip. Hanno usato fili superconduttori (Niobio), che sono come tubi magici che trasportano elettricità senza resistenza.

Volevano vedere se questi fili avrebbero agito come un "scorciatoia per il calore", rubando calore all'elettronica e scaricandolo sui qubit.

• Il Risultato: I fili hanno aiutato a spostare un po' di calore (circa 4 volte in più rispetto al solo silicio nel loro specifico setup di test).
• Il Rovescio della Medaglia: In un chip reale e spesso, il materiale di base (il substrato) è così molto più grande dei fili sottili che il substrato fa comunque il 99% del lavoro. I fili sono come un piccolo ruscello laterale; il substrato è il fiume principale.

3. Il Problema del "Microwatt"

La scoperta più critica riguarda quanto poco calore serva per causare problemi.
Gli scienziati hanno scoperto che a queste temperature super-fredde, serve solo una minuscola quantità di energia (misurata in nanowatt, miliardesimi di watt) per alzare la temperatura del chip abbastanza da rovinare i calcoli quantistici.

• L'Analogia: Immagina di cercare di mantenere un blocco di ghiaccio congelato in una stanza. Se accendi un singolo fiammifero (il calore proveniente dall'elettronica), il ghiaccio si scioglie istantaneamente.
• La Realtà: I chip elettronici attuali generano calore come un falò rispetto a quanto questi chip quantistici possono tollerare. Anche se l'elettronica dista solo pochi millimetri, il calore che generano è sufficiente a distruggere lo stato quantistico.

La Grande Conclusione

Non puoi semplicemente incollare il "cervello" e gli "interruttori sensibili" sullo stesso pezzo piatto di silicio e sperare nel meglio. Il calore viaggerà troppo facilmente (o in modo troppo imprevedibile) e rovinerà l'esperimento.

L'articolo suggerisce che la soluzione è lo stacking 3D (come un grattacielo invece di una villetta). Devi separare l'elettronica calda dagli interruttori freddi usando speciali strati di "isolamento termico" o posizionandoli su livelli diversi, in modo che il calore del cervello non cuoci accidentalmente gli interruttori.

In breve: A temperature vicine allo zero assoluto, il calore si comporta in modo molto diverso. I materiali che scegliamo agiscono come super-autostrade o strade sterrate sconnesse per il calore, e dobbiamo essere estremamente attenti a dove posizioniamo le nostre fonti di calore, altrimenti l'intero sistema si surriscalderà e fallirà.

Sommario tecnico

Sintesi Tecnica: Conducibilità termica a temperatura sub-kelvin di substrati e instradamento on-chip in sistemi quantistici integrati

Enunciato del Problema
La transizione verso computer quantistici tolleranti ai guasti richiede un'espansione fino a milioni di qubit fisici, rendendo necessaria una stretta integrazione di componenti eterogenei quali qubit ed elettronica di controllo criogenica classica (cryo-CMOS). Le architetture attuali, sia System-on-Chip (SOC) che 3D System-in-Package (SIP), affrontano un collo di bottiglia critico nella gestione termica. Il calore dissipato dalla cryo-CMOS (tipicamente diversi microwatt per qubit) introduce fonti di decoerenza che degradano i tempi di vita dei qubit. Sebbene il trasporto termico nei materiali massivi sia ben documentato a temperatura ambiente, i dati sperimentali sistematici nel regime sub-kelvin sono scarsi. Inoltre, il trasporto termico a queste temperature è governato dalla propagazione dei fononi ed è estremamente sensibile alla purezza cristallina, alle dimensioni del campione e alle proprietà superficiali, rendendo i valori a temperatura inaffidabili per l'estrapolazione. Comprendere le proprietà termiche dei mattoni fondamentali, in particolare i substrati e l'instradamento on-chip, è un prerequisito per la progettazione di processori quantistici su larga scala con gestione termica ottimizzata.

Metodologia
Gli autori hanno condotto uno studio sperimentale termico in due fasi:

1. Caratterizzazione del Substrato:

   • Materiali: Sono stati testati quattro materiali per substrati comunemente utilizzati nelle tecnologie a semiconduttore e quantistiche: Silicio ad alta resistività (HR) (zona flottante), Silicio a bassa resistività (LR) (Czochralski, drogato con boro), vetro borosilicato e zaffiro.
   • Setup: I campioni sono stati montati su una piastra di rame all'interno di un frigorifero a diluizione. Un riscaldatore e un termometro RuO2 sono stati fissati all'estremità "calda" del campione sospeso, mentre l'estremità "fredda" è stata ancorata termicamente alla camera di miscelazione.
   • Protocollo di Misura: La potenza di riscaldamento ($Q$) è stata applicata a gradini (da nanowatt a microwatt) a temperature di base ($T_0$) di 50 mK e 300 mK. L'aumento di temperatura risultante ($T_h$) è stato misurato per determinare la conducibilità termica efficace ($\kappa$) utilizzando le definizioni di conduzione termica in stato stazionario.
   • Validazione: Un esperimento di controllo con un secondo termometro sul lato freddo ha verificato che l'interfaccia substrato/rame non agisse come un collo di bottiglia termico, assicurando che la resistenza misurata fosse dominata dal substrato stesso.
   • Analisi: I cammini liberi medi (MFP) dei fononi sono stati estratti utilizzando un approccio di funzione di Green fuori equilibrio a elementi finiti (FENEGF) per valutare la conduttanza balistica e identificare i meccanismi di scattering dominanti.

2. Valutazione dell'Instradamento On-Chip:

   • Veicolo di Test: È stato realizzato un dispositivo planare su un substrato di silicio LR dotato di linee di instradamento in Niobio (Nb) superconduttivo e pad in Oro (Au).
   • Modifica: Per isolare il contributo termico dell'instradamento, il substrato di silicio sottostante le linee di instradamento è stato inciso dal retro fino a uno spessore residuo di 50 µm, creando una "membrana" per minimizzare il percorso termico parallelo del silicio massivo.
   • Misura: La conduttanza termica è stata misurata tra due sezioni della linea di instradamento a $T_0 = 50$ mK e $300$ mK, confrontando i risultati con la conduttanza attesa del solo substrato di silicio.

Risultati Chiave

• Conducibilità Termica del Substrato (a 300 mK):

  • Silicio HR: Ha mostrato la conducibilità più elevata a $5 \cdot 10^{-2}$ W/m·K, seguendo una dipendenza $T^{2.4}$. L'analisi MFP ha indicato che il trasporto è limitato dallo scattering di confine di tipo Casimir (MFP $\approx$ 4000 µm).
  • Silicio LR: Ha mostrato una riduzione di due ordini di grandezza a $8 \cdot 10^{-4}$ W/m·K con una dipendenza $T^{2.2}$. Il MFP ridotto ($\approx$ 30 µm) e la scalatura $T^{-3/2}$ sono stati attribuiti allo scattering fonone-buca causato dal drogaggio con boro e dalle impurità di ossigeno.
  • Zaffiro: Misurato a $2 \cdot 10^{-3}$ W/m·K (dipendenza $T^3$). Nonostante la scalatura $T^3$ tipica dei cristalli, la grandezza assoluta è stata significativamente inferiore ai valori massivi, e il MFP ($\approx$ 50 µm) è stato ben al di sotto del limite di Casimir, suggerendo che il disordine strutturale (bordi di grano) limiti il trasporto.
  • Borosilicato: Misurato a $2 \cdot 10^{-3}$ W/m·K con una dipendenza $T^2$, caratteristica dei solidi amorfi dove il trasporto è descritto da sistemi a due livelli di tunneling piuttosto che dallo scattering di confine.

• Impatto dell'Instradamento On-Chip:

  • L'inclusione di linee di instradamento in Nb ha aumentato la conduttanza termica nel piano del veicolo di test di un fattore quattro rispetto al solo substrato di silicio LR.
  • Tuttavia, lo studio nota che questo miglioramento è stato misurabile solo perché lo spessore del substrato è stato artificialmente ridotto a 50 µm. In un'architettura SOC standard in cui il substrato mantiene il suo spessore completo (centinaia di micrometri), il substrato rimane il percorso di calore dominante e il contributo dell'instradamento è trascurabile.

• Vincoli Termici:

  • Sono stati stabiliti gradienti di temperatura misurabili con potenze applicate basse quanto 1–10 nW.
  • Gli autori stimano che per chip su scala centimetrica, la dissipazione di potenza tollerabile prima di perturbare significativamente le temperature dei qubit è dell'ordine di decine di nanowatt a 300 mK. Questo è ben al di sotto della dissipazione a livello di microwatt della attuale cryo-CMOS.

Significato e Affermazioni
Il documento afferma di fornire indicazioni quantitative per la selezione dei substrati nei sistemi quantistici criogenici. I risultati evidenziano che nessun singolo substrato soddisfa ottimamente tutti i requisiti; ad esempio, il silicio LR offre un migliore isolamento termico per i qubit, mentre il silicio HR facilita la rimozione del calore per i chip di controllo dissipativi.

Crucialmente, il lavoro sottolinea che nelle architetture SOC planari in cui qubit ed elettronica di controllo condividono lo stesso substrato, il diafonia termica è severa. Gli autori concludono che il livello attuale di dissipazione di potenza nella cryo-CMOS rende la co-integrazione sullo stesso substrato termicamente non praticabile senza un significativo intervento di mitigazione. Di conseguenza, il documento sostiene la partizione funzionale attraverso approcci di integrazione 3D e System-in-Package (SIP). Queste architetture permettono il posizionamento dei circuiti di controllo in stretta prossimità ai qubit, sfruttando strategie di disaccoppiamento termico (come interconnessioni 3D o substrati termicamente resistivi) per gestire il flusso di calore, piuttosto che affidarsi esclusivamente all'isolamento termico planare.