Demonstration of a Multiplexing Trapped Ion Quantum Processing Unit

Sintesi Tecnica: Dimostrazione di un'Unità di Elaborazione Quantistica a Ioni Intrappolati con Multiplexing

Enunciato del Problema
La scalabilità dei computer quantistici a ioni intrappolati verso le migliaia di qubit necessarie per un'operazione tollerante ai guasti si scontra con un collo di bottiglia critico nel cablaggio. Nelle architetture a trappola ionica superficiale, il numero di linee di controllo scala linearmente con il numero di pozzi potenziali (sotto-registri). Un processore con milioni di qubit richiederebbe teoricamente milioni di linee di controllo separate che penetrano nel criostato. Ciò presenta due sfide principali: (1) mantenere l'isolamento termico diventa non fattibile con una tale alta densità di attraversamenti, e (2) lo spazio fisico richiesto per le interconnessioni sul chip supera l'area disponibile per altri componenti critici come il routing RF e le guide d'onda ottiche. Le strategie esistenti, come il cablaggio condiviso degli elettrodi o l'integrazione di Convertitori Digitali-Analogici (DAC) criogenici, soffrono o di una mancanza di flessibilità (impedendo riconfigurazioni arbitrarie dei cristalli ionici) o di una dissipazione di calore eccessiva e ingombri elevati.

Metodologia
Gli autori presentano un'Unità di Elaborazione Quantistica (QPU) modulare che integra una trappola ionica superficiale con un multiplexer analogico criogenico per affrontare la sfida del cablaggio tramite multiplexing a divisione di tempo. Il sistema impiega una tecnica "sample-and-hold" (campionamento e mantenimento) in cui gli elettrodi vengono caricati a tensioni specifiche tramite un DAC e poi isolati aprendo interruttori analogici, permettendo loro di fluttuare mantenendo il loro potenziale grazie alla capacità integrata.

I componenti hardware chiave includono:

• Multiplexer: Un Circuito Integrato a Specifica Applicazione (ASIC) sviluppato da Infineon Technologies, basato su tecnologia a transistor bipolari da 130 nm. Distribuisce 22 ingressi DAC su fino a 199 elettrodi DC. Il chip presenta capacità integrate (15 pF per elettrodi dinamici, 50 pF per elettrodi shim) e opera entro un intervallo di $\pm 10$ V.
• Trappola Ionica Superficiale: Realizzata su substrati di silice fusa con un singolo strato metallico in alluminio. Il design iniziale prevede una distanza ione-superficie di 170 $\mu$m per adattarsi al vincolo di $\pm 10$ V, utilizzando elettrodi DC a forma di "zigzag" per instradare i segnali su un singolo strato metallico.
• Setup Sperimentale: La QPU (chip della trappola e multiplexer) è assemblata su una Scheda a Circuito Stampato (PCB) utilizzando adesivi epossidici e wire bonding. Il sistema opera in un criostato a tubo a impulsi a ciclo chiuso con una temperatura di base di $\sim 10$ K. Per mitigare gli effetti di iniezione di carica durante la commutazione, un design di seconda generazione incorpora condensatori da 39 nF tra le linee degli elettrodi e il piano di massa.
• Caratterizzazione: Il team ha utilizzato ioni $^{40}\text{Ca}^+$ intrappolati per misurare i tassi di riscaldamento del moto, i tassi di decadimento della tensione degli elettrodi fluttuanti e l'impatto dell'iniezione di carica sulla posizione degli ioni. Le misurazioni sono state eseguite a varie temperature metalliche (fino a $\sim 300$ K) e frequenze assiali.

Contributi Chiave

1. Dimostrazione di QPU Integrata: Il documento riporta la prima dimostrazione di una QPU che combina una trappola ionica superficiale e un multiplexer analogico criogenico, validando la fattibilità del controllo a multiplexing temporale per le trappole ioniche.
2. Soppressione dell'Iniezione di Carica: Lo studio quantifica il fenomeno dell'iniezione di carica intrinseco alla commutazione analogica, che causa spostamenti degli ioni. Aggiungendo condensatori di shunt da 39 nF, gli autori hanno soppresso gli spostamenti posizionali a livelli non misurabili, abilitando operazioni su elettrodi fluttuanti.
3. Caratterizzazione del Tasso di Riscaldamento: Gli autori hanno misurato i tassi di riscaldamento del moto per entrambe le configurazioni con interruttore chiuso e aperto, dimostrando che il multiplexer introduce rumore trascurabile.
4. Validazione di Sample-and-Hold: Il lavoro caratterizza i tassi di decadimento della tensione degli elettrodi fluttuanti, stabilendo i tassi di aggiornamento necessari per mantenere la fedeltà delle porte logiche.
5. Proposta di Architettura Impilata: Il documento delinea un design QPU completamente integrato e impilato in cui il multiplexer e la trappola sono direttamente collegati tramite wire bonding per minimizzare l'ingombro, insieme a uno studio sulla compatibilità degli adesivi per l'assemblaggio criogenico.

Risultati

• Tassi di Riscaldamento: A una temperatura metallica di 47(5) K e una frequenza assiale di $1.71 \times 2\pi$ MHz, il tasso di riscaldamento del moto è stato misurato a 0.55(21) fononi/s per interruttori chiusi e 0.43(17) fononi/s per interruttori aperti. Questi tassi sono ben al di sotto della soglia per operazioni ad alta fedeltà.
• Scalabilità di Frequenza e Temperatura: Il tasso di riscaldamento scala con la frequenza assiale come $\dot{\bar{n}} \propto \omega^{-\alpha}$, con esponenti $\alpha = 3.16(28)$ (chiuso) e $\alpha = 2.50(18)$ (aperto). Il tasso scala anche con la temperatura metallica, seguendo una legge di potenza con esponenti $\beta \approx 1.05$ (chiuso) e $\beta \approx 1.37$ (aperto) nell'intervallo misurato.
• Decadimento della Tensione e Fedeltà delle Porte: Senza capacità aggiuntiva, gli elettrodi fluttuanti hanno mostrato tassi di decadimento della tensione di circa 0.1 V/min. Con condensatori da 39 nF, il tasso di decadimento è sceso a $< 2.5$ mV/min. Gli autori calcolano che campionare le tensioni a frequenze superiori a 20 Hz mantiene l'infedeltà della porta dovuta a errori di disaccordamento al di sotto di $10^{-4}$.
• Iniezione di Carica: In assenza di condensatori di shunt, l'apertura di un interruttore ha causato un calo di potenziale di $\sim 0.3$ V, risultando in spostamenti degli ioni di $\sim 3$ $\mu$m. Con i condensatori da 39 nF, non sono stati osservati spostamenti posizionali nemmeno quando tutti gli interruttori sono stati aperti simultaneamente.
• Gestione Termica: Il multiplexer ha mostrato transienti di commutazione al di sotto di 70 K a causa del congelamento dei portatori di carica. Gli autori hanno dimostrato che riscaldare l'ASIC a $>70$ K (tramite resistori SMD) ripristina l'integrità del segnale senza compromettere il funzionamento della trappola.

Significato
Il documento afferma che lo schema di multiplexing, combinato con la tecnica sample-and-hold, offre una via equilibrata verso la scalabilità. Mantiene la capacità di eseguire riconfigurazioni arbitrarie dei cristalli ionici (a differenza del cablaggio condiviso statico) evitando al contempo il carico termico elevato e l'ingombro elevato dei DAC integrati. I risultati indicano che il multiplexer introduce rumore trascurabile nel sistema, con tassi di riscaldamento comparabili o migliori rispetto alle configurazioni standard. Gli autori concludono che l'architettura dimostrata è compatibile con operazioni ad alta fedeltà, a condizione che i cicli di aggiornamento della tensione vengano eseguiti frequentemente enough (>$20$ Hz) per mitigare il decadimento della tensione e che l'iniezione di carica sia gestita tramite capacità di shunt sufficiente. Il lavoro serve come passo fondamentale verso processori quantistici a ioni intrappolati modulari e su larga scala.