A High-Bandwidth Backplane for Wideband Radio Interferometers and Integration with the CHORD Telescope Correlators

Sintesi Tecnica: Un Backplane ad Alta Larghezza di Banda per Interferometri Radio a Banda Larga e Integrazione con i Correlatori del Telescopio CHORD

Definizione del Problema
La radioastronomia moderna si sta spostando dai singoli radiotelescopi a grandi array interferometrici (ad es. SKA, CHIME, HERA) che utilizzano centinaia o migliaano di elementi antenna. Questi sistemi richiedono una correlazione spaziale digitale in tempo reale (motore X) attraverso larghezze di banda estese, generando un traffico di dati massiccio (ad es. CHORD richiede circa 10 Tb/s). La principale sfida ingegneristica consiste nel sostenere un throughput aggregato elevato preservando al contempo l'allineamento temporale stabile e la coerenza di fase attraverso un gran numero di catene di segnale distribuite. Gli interconnect commerciali off-the-shelf spesso non riescono a soddisfare i rigorosi requisiti di stabilità di fase e controllo della latenza dei correlatori di precisione senza una proibitiva complessità di integrazione, costi o consumo di potenza. Le tecnologie di backplane esistenti (VME, CompactPCI, ATX) hanno storicamente faticato con la sincronizzazione precisa o hanno carenze nella densità di banda richiesta per gli strumenti a banda larga di prossima generazione.

Metodologia
Gli autori presentano un'architettura di backplane progettata su misura, sviluppata per la piattaforma FPGA del Control Readout System (CRS), specificamente adattata per soddisfare i requisiti del telescopio Canadian Hydrogen Observatory and Radio-transient Detector (CHORD). La metodologia prevede:

• Progettazione dell'Architettura: Un sistema di backplane modulare in cui ogni unità ospita fino a quattro schede CRS. Un singolo contenitore 6U da 19 pollici integra quattro backplane interconnessi per supportare 16 moduli CRS (128 ingressi digitalizzati).
• Strategia di Interconnessione: Il sistema utilizza canali passivi ad alta velocità operanti a 25 Gb/s per corsia. Lo scambio di dati tra le schede all'interno di un contenitore avviene tramite connettori zQSFP+, mentre l'espansione tra contenitori utilizza interfacce QSFP28. Questa mesh passiva supporta un'operazione di "corner-turn" a topologia fissa, consentendo che gli stream partizionati in frequenza da tutte le antenne siano condivisi prima di essere instradati verso le unità centralizzate del motore X.
• Distribuzione del Timing: Un backplane di controllo dedicato distribuisce un riferimento a 10 MHz e segnali di timing IRIG-B tramite Low-Voltage Differential Signaling (LVDS) a tutti gli slot. Il design minimizza l'accumulo di rumore di fase utilizzando un buffer di fan-out a basso jitter additivo ed evita la rigenerazione del clock a cascata. Un oscillatore a cristallo controllato da forno (OCXO) integrato consente il funzionamento autonomo senza strumenti di timing esterni.
• Implementazione Fisica: Il PCB utilizza un substrato a 14 strati a bassa perdita (Panasonic MEGTRON-4) con routing a strisce differenziali passive. Sono stati impiegati connettori senza saldatura e backdrilling sui via per minimizzare le discontinuità di impedenza e le riflessioni.
• Validazione: Il sistema è stato rigorosamente testato in condizioni di pieno carico (16 schede CRS) per valutare l'integrità del segnale, la stabilità del timing, la distribuzione della potenza e il comportamento termico.

Contributi Chiave

1. Interconnessione Passiva ad Alta Densità: Il design raggiunge un tasso di dati di 25 Gb/s per corsia attraverso una mesh di backplane passivo, consentendo un throughput totale intra-contenitore sufficiente per 128 ingressi senza logica di switching attiva sul backplane stesso.
2. Backbone di Timing Integrato: L'architettura incorpora una rete di distribuzione del timing precisa direttamente nel backplane, garantendo una stabilità di allineamento sub-nanosecondo tra tutti i moduli.
3. Scalabilità senza Modifica del Firmware: Il sistema supporta l'espansione da una singola unità a configurazioni multi-unità senza richiedere modifiche al firmware dell'FPGA, offrendo un percorso flessibile per gli interferometri di prossima generazione.
4. Approccio di Co-Design: Il backplane è stato co-progettato con la piattaforma CRS e i requisiti di CHORD, dando priorità alle prestazioni guidate dallo strumento (timing stabile, latenza controllata) rispetto alla semplice adozione delle massime velocità di dati commerciali disponibili.

Risultati Sperimentali

• Integrità del Segnale: I test del Bit Error Rate (BER) utilizzando il framework IBERT hanno dimostrato un funzionamento privo di errori su 10 Tbit per canale a 25 Gb/s. I diagrammi a occhio hanno confermato margini di tempo e ampiezza chiari senza degradazione misurabile dovuta al crosstalk tra i canali.
• Stabilità del Timing: L'analisi della sincronizzazione a breve termine ha rivelato una stabilità del ritardo inter-scheda con jitter nell'ordine di 200–500 femtosecondi su scale temporali di minuti.
• Prestazioni Termiche e di Potenza: Sotto un test di carico completo continuo di 24 ore (assorbimento totale di 1152 W), il sistema ha mantenuto un funzionamento stabile. La temperatura massima di giunzione dell'FPGA ha raggiunto i 52°C in un ambiente di 21°C. I gradienti termici tra gli slot sono stati gestiti (differenza massima di 14°C) e la regolazione della linea di alimentazione è rimasta entro l'1,5% con un ripple minimo (50 mVpp).
• Deriva Termica: La caratterizzazione della sensibilità termica differenziale ha mostrato che la deriva del timing è guidata termicamente e prevedibile, fornendo una base quantitativa per la calibrazione e la compensazione nei sistemi implementati.

Significatività e Rivendicazioni
L'articolo afferma che questa architettura di backplane passiva, basata sui requisiti, fornisce una base pratica e flessibile per i correlatori digitali a banda larga. Fornendo scalabilità su scala osservatorio con basso jitter e trasporto dati coerente in fase, il sistema affronta il collo di bottiglia critico del mantenimento della coerenza nei grandi interferometri N. Gli autori sostengono che il design sia sufficiente a supportare la precisione di fase richiesta dagli strumenti di classe CHORD e può essere generalizzato ad altre strumentazioni ad alto throughput e sincronizzate (ad es. spettrometri TES/MKID, catene radiometriche passive). Il lavoro valida il fatto che un backplane personalizzato e co-progettato può raggiungere la stabilità e il throughput necessari senza la complessità proibitiva di fabric di switching attivi o interconnessioni ottiche a questa scala. Il sistema è stato esercitato con successo in una configurazione correlatore $n^2$ a 8 schede, con osservazioni end-to-end pianificate per il telescopio CHORD entro la fine del 2026.