Behavioral-Level Simulation of Digital Readout for COFFEE at LHCb Upstream Pixel Tracker

LHCb アップグレード II のアップストリームピクセル検出器向けに開発中の HVCMOS センサ「COFFEE」のデジタル読み出し回路の動作レベルシミュレーションにより、100 ns 以下の読み出しサイクルでほぼ 100% の効率を達成するカラムドレイン方式や BXID 共有データ形式に適応した周辺読み出しアーキテクチャの有効性が確認され、COFFEE3 や CHiR の設計に貢献しました。

要約

この論文は、将来の巨大な粒子加速器「LHCb」のアップグレードのために開発されている、非常に高性能な「デジタルカメラのセンサー」についてのお話です。

専門用語を避け、身近な例え話を使って、何が問題で、どう解決しようとしているのかを解説します。

📸 超高速・超高画質カメラの「渋滞」対策

まず、この研究の舞台は、**「LHCb（エル・エイチ・シー・ビー）」**という、世界最大級の粒子加速器です。ここでは、プロトン（原子核の部品）同士をぶつけて、宇宙の謎を解き明かそうとしています。

今回開発されているのは、**「COFFEE」**という名前の新しいセンサーチップです。
これを「カメラのセンサー」と想像してください。でも、普通のスマホのカメラとは桁違いです。

• 普通のカメラ: 1 秒間に 30 枚くらい写真を撮る。
• この COFFEE チップ: 1 秒間に3 億 2 千万回も「粒子が当たった！」という信号を処理しなければならない！

このように、「粒子が降り注ぐ量（ヒット率）」が凄まじいため、データ処理が追いつかずに「渋滞」が起きる危険性があります。この論文は、その渋滞をどう防ぐか、シミュレーション（計算による実験）で検証した結果を報告しています。

---

🚦 問題点 1：信号の「読み取り」が追いつかない

センサーには、1 個のピクセル（画素）に粒子が当たると、その情報を「読み取る」必要があります。
COFFEE チップは、列ごとに順番に読み取る仕組み（カラム・ドレイン方式）を使っています。

• たとえ話: 銀行の窓口を想像してください。
  • 窓口（ピクセル）に客（粒子）が来ると、窓口係員が「用件を聞いて、処理して、次の客を呼びます」。
  • しかし、「次の客を呼ぶまでの時間（読み取りサイクル）」が長すぎると、窓口の前に客が溢れかえってしまいます。
  • 溢れた客は「次に来てください」と言われ、その瞬間のデータは**「見逃し（効率低下）」**になってしまいます。

論文の結論:
シミュレーションの結果、**「1 人の客を処理する時間を 100 ナノ秒（0.0000001 秒）以内に」しないと、見逃しが多発することがわかりました。
逆に言えば、「100 ナノ秒以内なら、ほぼ 100% の客を逃さずに処理できる！」**という安心できる結果が出ました。

---

📦 問題点 2：データが「一斉に」押し寄せる

粒子の衝突は、常に一定のペースで起きるわけではありません。ある瞬間は静かですが、ある瞬間は**「バースト（一斉攻撃）」**のように大量のデータが同時にやってきます。

• たとえ話: 大型連休の高速道路の料金所です。
  • 普段は空いていますが、特定の時間（バンキング・クロスオーバーというタイミング）に、**「一斉に何百台もの車」**が料金所に向かって突っ込んできます。
  • この「一斉押し」に対応するために、**「巨大な待機スペース（メモリ）」**が必要です。

論文の解決策:

1. データ圧縮: 必要な情報だけを残して、不要な情報を削ぎ落とす「Normal Compact」という形式を使います。これにより、必要なデータ量が約 40% 減ります。
2. 巨大な待機所（マルチバンク・サーキュラーバッファ）:
   • 一時的にデータをため込むための「巨大な駐車場」を設計しました。
   • この駐車場は、**「複数の入口と出口」**を持っており、一斉に押し寄せる車をスムーズに受け入れられるようにしています。
   • シミュレーションでは、**「最も混雑する瞬間でも、駐車場が満杯にならない大きさ」**を計算し、設計に反映させました。

---

🏁 まとめ：未来のカメラは「完璧」に動く

この研究では、以下の 2 つの重要なことがわかりました。

1. 読み取り速度の重要性:
   「1 回の読み取りを 100 ナノ秒以下にすれば、どんなに粒子が降り注いでも、データを逃さずに処理できる」ということが証明されました。これにより、新しいチップ「COFFEE3」の設計が確実なものになりました。

2. メモリ設計の最適化:
   「一時的な大渋滞」に耐えられるだけの巨大なメモリが必要ですが、55nm という最新の微細加工技術を使えば、そのメモリをチップ上に収めることが可能です。

   • 注意点: この巨大な駐車場は、普段は空いていることが多いので、もっと賢く効率よく使えるように、将来はさらに改良する予定です。

最終的なゴール:
2025 年〜2026 年にかけて完成するこの新しいセンサーは、LHCb のアップグレードにおいて、**「粒子の衝突を 100% の精度で捉え、宇宙の謎を解き明かすための最強の目」**として活躍することが期待されています。

---

💡 一言で言うと？

「粒子の嵐が吹く過酷な環境でも、100 ナノ秒という超高速で処理し、一時的なデータ渋滞を巨大な駐車場で吸収する『超高性能カメラ』の設計図が完成しました！」

技術概要

以下は、提示された論文「LHCb アップストリームピクセルトラッカーにおける COFFEE のデジタル読み出しの行動レベルシミュレーション」の技術的サマリーです。

1. 背景と課題 (Problem)

LHCb 実験のアップグレード II（Upgrade II）において、ビームパイプから 4cm の位置に配置される「アップストリームピクセル（UP）トラッカー」は、極めて高い粒子衝突率に直面します。

• 高衝突率: 最大でチップあたり 322.5 MHz のヒットレートが発生する可能性があります。
• データトラフィックの非均一性: 平均的なヒット密度ではなく、モンテカルロ（MC）シミュレーションに基づくイベント分布を考慮すると、データトラフィックは「バースト的（突発的）」かつ「不均一」になります。
• 設計上の課題: このような高負荷環境下で、検出効率を維持しつつ、限られた出力帯域幅内でデータを処理するための ASIC（COFFEE シリーズ）のデジタル読み出し回路の設計が求められています。特に、読み出しサイクルの時間制約と、バーストデータに対応するためのメモリ資源の最適化が重要です。

2. 手法 (Methodology)

本研究では、COFFEE シリーズ（55nm 技術ノード採用の HVCMOS ピクセルセンサー）のデジタル読み出し回路に対して、**行動レベルシミュレーション（Behavioral-Level Simulation）**を実施しました。

• ツールとモデル: SystemC を使用してピクセルアレイと周辺読み出し回路の行動モデルを構築。
• 入力データ: 5 万回の最小バイアス（minimum-bias）陽子 - 陽子衝突イベントから生成されたモンテカルロ（MC）ヒットデータを入力。これにより、平均値ではなく、実際の fluctuation（変動）やバースト性を反映した現実的な評価を行いました。
• 評価対象:
  1. COFFEE3 のカラムドレイン読み出し機構: 高ヒット密度環境におけるチップ効率と、単一読み出しサイクル時間（READ signal width）の影響。
  2. BXID 共有データ形式に対応した周辺読み出しアーキテクチャ: 帯域幅制限下でのデータ形式、メモリ資源（FIFO、円形バッファ）の必要量、および帯域利用率の評価。

3. 主要な貢献と結果 (Key Contributions & Results)

A. カラムドレイン読み出し機構の効率分析

COFFEE3 で採用される「カラムドレイン読み出し（1 ピクセル RAM セルに 1 ヒットのみ保存、新しいヒットは既存データが読み出されるまで無視）」のメカニズムについて評価しました。

• 読み出しサイクル時間の限界: シミュレーション結果、単一読み出しサイクルが 100ns 以下であれば、チップ効率はほぼ 100% を維持できます。
• 効率低下: 読み出しサイクルが 100ns を超えると効率が著しく低下します。特にヒット分布が不均一なチップでは、カラム間での効率のばらつきが生じ、再構成される物理量に系統的なバイアスが生じるリスクがあります。
• 結論: 高効率を維持するためには、100ns 以下の読み出しサイクルが必須であり、これには堅牢なバスドライバの設計が必要です。

B. BXID 共有データ形式と周辺読み出しアーキテクチャ

出力リンクの帯域制限に対応するため、バウンチクロスインング（BXID）を共有するデータ形式を採用し、それに適応した周辺回路を設計・評価しました。

• データ形式の最適化: 「Normal Compact」形式を採用することで、チップ 1 と 2 でそれぞれ約 39%〜41% のビット削減を実現しました。
• マルチバンク円形バッファ: 突発的なデータバースト（1 BXID あたり最大 61 ヒット）を処理するため、グローバルに共有されたマルチバンク円形バッファを導入しました。
  • 遅延分布: ヒット発生からデータパケットがバッファに到達するまでの遅延は、主に TOT（Threshold Over Time）分布とキューイング遅延に起因します。大部分は 80 クロックサイクル以内ですが、長いテール（最大 215 クロック）が存在します。
  • メモリ資源: この長いテールをカットすると効率損失が発生するため、十分なメモリ深さ（FIFO 深さ約 23、バッファ深さは最大ヒット数に依存）が必要です。READ 信号幅を 100ns に設定した場合、このテールは管理可能な範囲に収まります。
• 帯域利用率: 6 本の 1.28 Gbps 出力リンクを使用した場合、優先順位付けによる影響はありますが、帯域利用率は 39.3%〜99.8% の範囲に収まり、最高ヒット密度領域でのデータ転送に十分な容量があることが確認されました。

4. 意義と将来展望 (Significance & Future Work)

• 設計指針の確立: 本シミュレーションは、COFFEE3（2025 年製造予定）のカラムドレイン読み出し設計と、BXID 共有形式に対応した CHiR（2026 年初頭テープアウト予定）の周辺読み出しアーキテクチャの設計に直接的な指針を提供しました。
• リソース最適化の余地: 現在の設計では、メモリ資源の大部分がアイドル状態であることが判明しました。将来的には、よりインテリジェントなスケジューリングアルゴリズムの適用により、メモリ使用量の最適化が図られます。
• 今後の課題: 現在のシミュレーションでは、バックエンドが常にデータ受け入れ可能（バックプレッシャーなし）という理想条件を仮定していました。今後は、バックプレッシャーを含むグローバルシミュレーションを実施し、より包括的な評価を行う予定です。

結論

本論文は、LHCb アップグレード II の極限環境下における COFFEE センサーの動作を詳細にシミュレートし、**「100ns 以下の読み出しサイクル」と「バーストデータに対応する大規模メモリアーキテクチャ」**の重要性を立証しました。これらの知見は、高効率かつ高帯域なピクセルトラッカーの成功実装に不可欠な基盤となっています。