Surface Code with Imperfect Erasure Checks

기술 요약: 불완전한 이레이저 체크를 동반한 표면 코드(Surface Code)

문제 제기
최근 양자 오류 정정(QEC)의 발전은 "이레이저 큐비트(erasure qubits)"에 집중되어 있습니다. 여기서 지배적인 물리적 노이즈는 검출 및 이레이저(erasure)로 변환될 수 있는 누설 상태(leakage states)로 나타납니다. 이론적 연구에 따르면, 이레이저 오류를 활용하는 QEC 프로토콜은 표준 파울리(Pauli) 노이즈를 겪는 경우보다 훨씬 높은 유효 오류 거리와 임계 오류율을 가집니다. 그러나 이러한 이론적 이점은 모든 게이트 동작 후에 완벽하게 정확한 이레이저 체크가 수행된다는 가정하에 성립합니다. 실제로 이러한 완벽한 체크를 구현하는 것은 상당한 시간 및 하드웨어 오버헤드를 발생시킵니다. 예를 들어, 초전도 이중 레일(dual-rail, DR) 큐비트 아키텍처에서 매 게이트마다 전용 이레이저 체크를 수행하면 오류 정정 사이클 시간이 두 배로 늘어나고, 체크 과정 자체에서 새로운 오류가 도입될 수 있습니다. 또한, 실제 이레이저 체크는 다음과 같은 결함을 가질 수 있습니다:

1. 불완전한 시간 해상도: 체크가 누설 이벤트를 지연하여 감지할 수 있으며, 이는 시간 $t$에 발생한 플래그가 시간 $t$ 또는 $t-1$의 누설 이벤트에 대응할 수 있음을 의미합니다.
2. 불완전한 공간 해상도: 체크가 특정 2-큐비트 게이트 내에서 누설이 발생했음을 나타내지만, 참여하는 두 큐비트 중 어느 쪽에서 누설이 발생했는지는 식별하지 못할 수 있습니다.

본 연구는 이러한 결함들이 표면 코드의 성능에 미치는 영향을 조사하며, 특히 체크가 불완전하지만 오버헤드 효율적일 때도 이레이저 큐비트의 이점이 지속되는지를 탐구합니다.

방법론
저자들은 두 가지 유형의 누설 유도 파울리 오류와 두 가지 유형의 이레이저 체크 결함이 결합된 네 가지 서로 다른 노이즈 모델을 사용하여 표면 코드를 분석합니다:

• 누설 유도 파울리 모델:
  • 일반 파울리 모델: 누설된 큐비트가 상호작용하는 큐비트에 동일한 확률로 파울리 오류($I, X, Y, Z$)를 유도합니다.
  • 테일러드(Tailored) 파울리 모델: 초전도 DR 큐비트(특히 내장형 체크 기능을 갖춘 캐비티 기반 DR)에서 영감을 얻은 이 모델은 유도된 오류가 제한적이라고 가정합니다. CZ 게이트의 경우 오류는 $\{I, Z\}$에서 추출되며, CX 게이트의 경우 $\{I, X\}$에서 추출됩니다. 이러한 제한은 DR 플랫폼의 특정 물리적 특성에서 기인합니다.
• 이레이저 체크 결함:
  • 완벽한 공간 해상도: 체크가 누설된 정확한 큐비트를 식별합니다.
  • 불완전한 공간 해상도: 체크가 누설이 포함된 게이트는 식별하지만 특정 큐비트는 식별하지 못하여, 두 큐비트를 모두 리셋해야 합니다.
  • 불완전한 시간 해상도: 현재 게이트가 아닌 바로 이전 게이트에서 발생한 누설이 플래그로 표시될 확률을 나타내는 파라미터 $\eta$로 특징지어집니다.

저자들은 확률적 회로 수준 노이즈와 가중치 유니온-파인드(Union-Find, UF) 디코더를 결려한 몬테카를로 시뮬레이션을 사용합니다. 디코더는 지연된 감지로 인해 발생하는 상관된 오류(단일 누설 이벤트가 시간에 따라 여러 큐비트로 오류를 전파할 수 있음)와 공간 해상도의 불확실성을 고려하도록 보정되었습니다. 저자들은 다양한 $\eta$ 값과 이레이저 분율 $R_e$에 대해 임계 오류율($p_{th}$)과 유효 오류 거리($d_{eff}$)를 평가합니다.

주요 결과

1. 임계 성능:

   • 물리적으로 타당한 가정(예: $\eta \approx 0.986$ 및 $R_e \approx 0.98$) 하에서, 불완전한 이레이저 체크를 가진 표면 코드의 임계값은 순수 파울리 노이즈의 임계값($\sim 1\%$)보다 여전히 현저히 높습니다.
   • 구체적으로, 테일러드 파울리 모델과 불완전한 체크를 사용하는 경우, 임계값은 약 **4.23%**로, 이는 파울리 임계값의 두 배 이상이며 완벽한 이레이저 감지 케이스($\sim 5.56\%$)보다 약간 낮은 수준입니다.
   • 시간 해상도가 매우 낮은 최악의 시나리오($\eta \to 0$)에서도 임계값은 파울리 한계보다 훨씬 높게 유지됩니다(모델에 따라 $\sim 2.6\%$에서 $\sim 4.9\%$ 사이).
   • 공간적으로 완벽한 체크와 공간적으로 불완전한 체크 사이의 차이는 일반 파울리 모델에서는 미미하지만, $\eta \to 1$일 때 테일러드 파울리 모델에서는 유의미합니다($>1\%$).

2. 유효 오류 거리 ($d_{eff}$):

   • 일반 파울리 모델: 불완전한 시간 해상도는 유효 거리를 저하시킵니다. 코드 크기가 $d$일 때, $\eta$가 감소함에 따라 논리적 $Z$ 오류($Z_L$)에 대한 유효 거리는 $d$에서 약 $(d+1)/2$로 떨어지며, 사실상 파울리 노이즈의 스케일링으로 회귀합니다.
   • 테일러드 파울리 모델: 결정적으로, 유효 거리는 견고하게 유지됩니다. 불완전한 시간 및 공간 해상도에도 불구하고, 논리적 $Z_L$ 및 $X_L$ 오류에 대한 유효 거리는 $d$로 유지됩니다. 이는 제한된 오류 집합($\{I, Z\}$ 또는 $\{I, X\}$)이 최소 가중치 논리 연산자를 형성하는 데 필요한 특정 상관 오류를 생성하는 것을 방지하기 때문입니다.

3. 하드웨어 효율성:

   • 본 연구는 이러한 모델들을 기존의 초전도 이중 레일 아키텍처와 연결합니다. 내장형 이레이저 체크를 갖춘 캐비티 기반 DR(공간적으로는 불완전하지만 시간적으로 효율적인 방식)은 동일한 $d_{eff}$를 달성하기 위해 기존 큐비트가 필요한 트랜스몬 수의 약 29%만 필요합니다.

의의 및 주장
본 논문은 이레이저 큐비트의 상당한 이점, 즉 결함 허용(fault tolerance)을 위한 완화된 시스템 요구 사항이 현실적인 체크의 결함에 대해서도 견고함을 주장합니다.

• 오버헤드 감소: 저자들은 (지연된 감지나 공간적 모호성을 허용하면서도) 높은 성능의 표면 코드 메모리를 구현하기 위해 "오버헤드 효율적인" 이레이저 체크를 사용할 수 있음을 보여줍니다. 단, 누설 유도 노이즈가 초전도 DR 큐비트에서 발견되는 것과 같은 "테일러드" 구조를 따르는 경우에 한합니다.
• 실제적 실현 가능성: 결과는 완벽하고 실시간인 이레이저 체크라는 엄격한 요구 사항이 반드시 필요하지 않음을 시사합니다. 시스템은 표준 파울리 노이즈보다 두 배 이상 높은 임계값을 유지하면서도 지연된 감지와 공간적 모호성을 견딜 수 있습니다.
• 노이즈 특성화: 본 연구는 상세한 노이즘 모델을 실험적으로 특성화하는 것(특히 누설이 일반적인지 혹은 테일러드된 파울리 오류를 유도하는지 여부)이 매우 중요하다는 점을 강조합니다. 이는 코드가 거리 이점을 유지할 수 있는지 여부를 결정하기 때문입니다.

저자들은 완화된 시스템 요구 사항을 통해 우수한 성능의 표면 코드 양자 메모리를 달리는 것이 가능하다고 결론지으며, 이는 단순화된, 하드웨어 효율적인 이레이저 체크 전략을 사용하는 초전도 양자 프로세서의 사용을 독려합니다.