중성 원자 기반 구역형 양자 아키텍처를 위한 재사용 인식 컴파일러 (ZAC) 기술 요약

본 논문은 2025 년 IEEE HPCA 에서 발표된 **"Reuse-Aware Compilation for Zoned Quantum Architectures Based on Neutral Atoms"**로, UCLA 와 하버드 대학 연구팀이 제안한 **ZAC(Zoned Architecture Compiler)**에 관한 연구입니다. 이 연구는 중성 원자 (Neutral Atoms) 기반 양자 컴퓨팅 아키텍처의 성능을 극대화하기 위한 새로운 컴파일러와 아키텍처 명세, 중간 표현 (IR) 을 제시합니다.

1. 문제 정의 (Problem)

중성 원자 기반 양자 컴퓨팅은 확장성, 긴 결맞음 시간 (coherence time), 재구성 가능성으로 인해 유망한 플랫폼으로 부상했습니다. 그러나 기존 컴파일러들이 주로 대상으로 했던 모노리스 (Monolithic) 아키텍처는 다음과 같은 심각한 한계를 가집니다.

• 부작용 노이즈 (Side-effect Noise): 모노리스 구조에서는 리드버그 (Rydberg) 레이저가 전체 영역을 비추기 때문에, 게이트 연산이 수행되지 않는 유휴 (idle) 큐비트들도 불필요하게 들뜨게 됩니다. 이는 심각한 오류의 원인이 되어 회로 충실도 (Fidelity) 를 저하시킵니다.
• 기존 구역형 (Zoned) 아키텍처의 한계: 충실도를 높이기 위해 게이트 연산 영역 (Entanglement Zone) 과 저장 영역 (Storage Zone) 을 물리적으로 분리한 '구역형 아키텍처'가 제안되었습니다. 하지만 기존 컴파일러 (예: Arctic, NALAC) 는 다음과 같은 문제가 있었습니다.
  • 비효율적인 큐비트 이동: 구역 간 이동 오버헤드가 큽니다.
  • 재사용 (Reuse) 전략의 부재 또는 비효율: 큐비트 재사용을 시도하더라도 게이트 배치 제한이나 유휴 큐비트의 리드버그 노출로 인해 전체 충실도가 낮아집니다.
  • 확장성 부족: 다수의 AOD(음향 광학 편향기) 나 다양한 구역 구성을 지원하지 못합니다.

2. 방법론 (Methodology)

저자들은 ZAC이라는 새로운 컴파일러를 제안하며, 이는 크게 세 가지 단계 (전처리, 배치, 스케줄링) 로 구성됩니다.

2.1. 아키텍처 명세 및 중간 표현 (ZAIR)

• 구체적 아키텍처 명세: AOD 어레이, SLM 어레이, 저장/연동/판독 구역 등을 유연하게 정의할 수 있는 명세 방식을 제안했습니다. 이를 통해 여러 AOD 와 다양한 구역 크기를 가진 고급 아키텍처를 지원할 수 있습니다.
• ZAIR (Zoned Architecture Intermediate Representation): 컴파일러와 하드웨어 사이의 중간 표현으로, 큐비트 재배치 작업을 '재배치 작업 (Rearrangement Job)'이라는 단위로 추상화하여 구조와 세부 사항을 적절히 균형 있게 표현합니다.

2.2. 재사용 인식 배치 전략 (Reuse-Aware Placement)

ZAC 의 핵심 혁신은 **큐비트 재사용 (Qubit Reuse)**입니다.

• 동적 배치: 현재 리드버그 스테이지에서 게이트를 수행한 후, 다음 스테이지에서 즉시 사용될 큐비트는 저장 구역으로 되돌리지 않고 연동 구역 (Entanglement Zone) 에 그대로 두어 재사용합니다. 이는 불필요한 원자 이동을 줄이고 이동으로 인한 오류를 최소화합니다.
• 비용 함수 최적화:
  • 초기 배치: 시뮬레이티드 어닐링 (Simulated Annealing) 을 사용하여 초기 큐비트 위치를 결정합니다. 비용 함수는 게이트 수행을 위한 이동 거리를 추정하며, 초기 스테이지의 게이트에 더 높은 가중치를 둡니다.
  • 동적 배치: 각 리드버그 스테이지 후, 재사용 가능한 큐비트는 현재 위치에 유지하고, 재사용되지 않는 큐비트만 저장 구역으로 이동시킵니다. 이 과정에서 이분 매칭 (Bipartite Matching) 알고리즘 (Hopcroft-Karp, Jonker-Volgenant) 을 사용하여 이동 비용을 최소화하는 최적의 배치를 찾습니다.
  • Lookahead Cost: 미래 스테이지의 이동 거리도 고려하여 비용을 계산합니다.

2.3. 부하 균형 스케줄링 (Load-Balancing Scheduling)

• 다중 AOD 지원: 여러 개의 AOD 가 있는 환경에서, 큐비트 이동 작업 (Rearrangement Jobs) 을 여러 AOD 에 분산시켜 병렬로 수행합니다.
• 의존성 관리: 트랩 (Trap) 의존성 (같은 SLM 트랩을 사용하는 작업 간의 순서) 과 큐비트 의존성 (같은 큐비트를 조작하는 작업 간의 순서) 을 고려하여 작업 순서를 결정합니다.
• 최적화: 가장 긴 작업 시간을 가진 작업을 먼저 할당하여 병목 현상을 방지하고 전체 실행 시간을 단축합니다.

3. 주요 기여 (Key Contributions)

1. ZAC 컴파일러 개발: 다중 AOD 와 다양한 구역 구성을 지원하는 확장 가능한 컴파일러를 제안했습니다.
2. 재사용 인식 배치 및 스케줄링: 큐비트 재사용을 통해 구역 간 데이터 이동 오버헤드를 줄이고, 부하 균형 스케줄링을 통해 하드웨어 활용도를 극대화했습니다.
3. ZAIR 및 아키텍처 명세: 유연한 아키텍처 설계를 가능하게 하는 표준 명세와 중간 표현 (ZAIR) 을 제시했습니다.
4. 내결함성 양자 컴퓨팅 (FTQC) 지원: 횡단 게이트 (Transversal Gates) 를 포함한 논리 회로 컴파일을 지원하여, 향후 대규모 양자 컴퓨팅에 적용 가능성을 입증했습니다.

4. 실험 결과 (Results)

저자들은 QASMBench 벤치마크 (1498 큐비트, 41630 게이트) 를 사용하여 ZAC 를 평가했습니다.

• 충실도 향상:
  • 모노리스 아키텍처 대비: ZAC 가 적용된 구역형 아키텍처는 모노리스 아키텍처 대비 **22 배 (22x)**의 충실도 향상을 보였습니다.
  • 기존 구역형 컴파일러 대비: NALAC 대비 4 배의 충실도 향상을 기록했습니다.
  • 초전도 큐비트 대비: IBM Heron 및 Google Grid 아키텍처 대비 각각 1.56 배, 2.33 배의 충실도 향상을 보였습니다 (긴 결맞음 시간과 낮은 유휴 노이즈 덕분).
• 이론적 최적성: 이상적인 솔루션 (Perfect Reuse, Perfect Placement 등) 과 비교했을 때, ZAC 는 평균 10% 의 충실도 격차만 보이며 거의 최적의 성능을 달성함을 입증했습니다.
• 실행 시간: Atomique 및 NALAC 대비 각각 55%, 10% 더 짧은 회로 실행 시간을 기록했습니다.
• 확장성: 다중 AOD 와 다중 연동 구역 (Multiple Entanglement Zones) 을 활용했을 때 추가적인 성능 향상을 확인했습니다.

5. 의의 및 결론 (Significance)

이 연구는 중성 원자 기반 양자 컴퓨팅의 실용화를 위한 중요한 걸음을 내딛었습니다.

• 오류 감소: 유휴 큐비트의 리드버그 들뜸 (Excitation) 을 물리적으로 차단함으로써, 깊은 회로 (Deep Circuits) 에서 발생하는 누적 오류를 획기적으로 줄였습니다.
• 효율성: 큐비트 재사용 전략과 지능적인 스케줄링을 통해 이동 오버헤드를 최소화하여, 하드웨어의 물리적 한계를 넘어선 효율적인 연산을 가능하게 했습니다.
• 미래 지향성: 제안된 아키텍처 명세와 ZAIR 는 다양한 실험 설정과 FTQC(내결함성 양자 컴퓨팅) 로의 확장을 용이하게 하며, ZAC 는 현재 및 미래의 양자 알고리즘 실행을 위한 강력한 도구로 평가받습니다.

결론적으로, ZAC 는 중성 원자 아키텍처가 대규모이고 신뢰할 수 있는 양자 컴퓨팅을 실현할 수 있도록 하는 핵심 컴파일러 솔루션을 제공하며, 오픈 소스로 공개되어 (GitHub) 커뮤니티의 발전에 기여할 것으로 기대됩니다.