Large Language Models and Attention-Based AI for Hardware Design and Security: Progress, Challenges, and Opportunities

기술 요약: 하드웨어 설계 및 보안을 위한 대규모 언어 모델(LLM) 및 어텐션 기반 AI

문제 정의
하드웨어 설계는 자연어 요구사항을 하드웨어 기술 언어(HDL)로 변환하고, 이어서 엄격한 검증, 합성 및 물리적 구현을 수행하는 복잡한 다단계 프로세스입니다. 이 워크플로우는 수십억 개의 트랜지스터 규모에 따른 확장성 문제, 전력 및 성능 최적화 제약, 그리고 검증 및 유효성 확인의 복잡성 증가라는 중대한 과제에 직면해 있습니다. 또한, 하드웨어 트로잔(Trojan), 부채널 공격, 결함 주입 및 역공학(Reverse Engineering)과 관련된 심각한 보안 위기에도 직면해 있습니다. 전통적인 전자 설계 자동화(EDA) 도구들은 이러한 작업에 필요한 수동 작업의 부담을 해결하는 데 어려움을 겪으며 오류와 비효율성을 초래하곤 합니다. 머신러닝(ML)이 EDA에 적용되어 왔으나, 어텐션 기반 모델—특히 대규모 언량 모델(LLM), 트랜스포머(Transformer), 그래프 어텐션 네트워크(GAT)—이 사양(Specification)부터 보안 분석에 이르기까지 전체 하드웨어 생애 주기에 어떻게 통합될 수 있는지, 그리고 이들이 하드웨어 산출물의 특정 구조적 및 논리적 의존성을 어떻게 처리할 수 있는지에 대한 이해에는 여전히 격차가 존재합니다.

방법론 및 범위
본 논문은 하드웨어 설계 및 보안에 적용된 어텐션 기반 AI 모델에 대한 포괄적인 조사 내용을 제시합니다. 저자들은 LLM 기반 접근 방식(예: 자연어 프롬프트를 통한 Verilog 생성)과 기타 어텐션 기반 접근 방식(언어 모델로서 기능하기보다는 회로 그래프, 배치 상태, 네트리스트와 같은 구조화된 하드웨어 표현을 직접 다루는 방식)을 구분합니다.

본 조사는 다음 영역을 다룹니다:

1. 디지털 하드웨어 설계: 설계/사양 지원, 최적화/합성, 검증/유효성 확인, 디버깅/유지보수로 범주화.
2. 아날로그 하드웨어 설계: 토폴로지 생성, 회로 크기 결정(Sizing), 레이아웃 지원을 위한 LLM 탐색.
3. 비(Non)-LLM 어텐션 기반 설계: 플로어플래닝(Floorplanning), 매크로 배치, 로직 합성, 핫스팟 탐지를 위해 트랜스포머 및 그래프 어텐션 네트워크를 사용하는 연구 조사.
4. 하드웨어 보안: 취약점 탐지, SoC 보안, 트로잔 삽입/탐지, 로직 난독화 및 부채널 공격 완화에 대한 모델 적용 분석.

본 리뷰는 2023년부터 2026년까지의 30가지 대표적인 접근 방식과 사례 연구를 종합하여 상업적 및 학술적 지형, 자금 조달 트렌드, 기술적 장애물을 검토합니다.

주요 기여 및 결과

• 설계 자동화 및 HDL 생성: 본 조사는 단순한 프롬프트 기반 코드 생성에서 정교한 피드백 기반 워크플로우로의 발전을 강조합니다. 초기 연구들은 일반 목적의 LLM을 Verilog 데이터셋(예: VeriGen, RTLCoder)으로 미세 조정(Fine-tuning)하는 것이 제로샷 프롬프팅보다 구문 및 기능적 정확성을 크게 향상시킨다는 것을 입증했습니다. 최근(2025년)의 발전은 추론 증강 및 강화 학습(RL) 기반 생성(예: VeriReason, VeriRL)으로 이동하고 있으며, 여기서 모델은 테스트벤치 및 컴파일러 피드백을 통해 코드를 스스로 점검하는 법을 학습하여 VerilogEval과 같은 벤치마크에서 80% 이상의 기능적 정확도 달성률을 기록합니다.
• 최적화 및 합성: LLM은 단순한 코드 생성을 넘어 **설계 공간 탐색(Design-space exploration)**에 점점 더 많이 사용되고 있습니다. ChipGPT 및 EDAid와 같은 프레임워크는 멀티 에이전트 시스템을 활용하여 검색 전략, 몬테카를로 트리 탐색(MCTS), 검색 증강 생성(RAG)을 조정함으로써 전력, 성능, 면적(PPA) 지표를 최적화합니다. 이러한 시스템은 외부 EDA 도구의 피드백을 통합함으로써 단일 모델 베이스라인보다 우수한 성능을 보이는 경우가 많습니다.
• 아날로그 설계: 본 논문은 연속적인 파라미터 튜닝이 필요한 아날로그 회로에 LLM이 어떻게 적응하고 있는지 상세히 설명합니다. AnalogCoder 및 LaMAGIC과 같은 프레임워크는 언어 모델의 추론을 시뮬레이션 피드백 및 베이지안 최적화와 결합하여 토폴로지 생성과 회로 크기 결정을 자동화하며, 유효한 아날로그 설계를 생성하는 데 높은 성공률을 달성합니다.
• 비(Non)-LLM 구조적 학습: 플로어플래닝 및 배치와 같이 자연어가 불충분한 작업의 경우, 회로 그래프 상에서 작동하는 그래프 어텐션 네트워크(GAT) 및 트랜스포머의 지배력을 확인했습니다. EAGAT 및 ChiPFormer와 같은 모델은 어텐션 메커니즘을 사용하여 회로 토폴로지의 장거리 의존성을 포착하며, 기존의 RL 또는 휴리스틱 방법과 비교하여 배선 길이, 혼잡도 및 배치 실행 시간 측면에서 상당한 개선을 달성했습니다.
• 하드웨어 보안: 본 조사는 이러한 모델들의 이중적 성격을 밝혀냅니다.
  • 방어적 측면: LLM은 취약점 탐지(예: HWREx, Vul-FSM), 보안 어설션(Assertion) 생성(AssertLLM), 그리고 그래프 기반 분석을 통한 트로잔 탐지(TrojanFormer, TROJAN-GUARD)에 사용됩니다.
  • 공격적 측면: 본 논문은 LLM이 하드웨어 트로잔을 삽로하거나(예: GHOST, SENTAUR) 로직 난독화를 수행하는 데 사용될 수 있음을 언급하며, 강력한 탐지 메커즘의 필요성을 강조합니다.
  • SoC 보안: NSPG 및 SoCureLLM과 같은 특화된 모델은 NLP를 활용하여 SoC 문서에서 보안 속성을 추출함으로써, 복잡하고 이질적인 시스템을 검증하는 확장성 문제를 해결합니다.

결과 및 트렌드

• 출판 성장: 이 분야의 연구는 급격한 성장을 보이고 있으며, 관련 출판물은 2023년 21건에서 2025년 약 250건으로 증가하여 지속적인 관심을 입증했습니다.
• 성능 향상: 미세 조정된 도메인 특화 모델은 하드웨어 작업에서 일반 목적 LLM보다 일관되게 우수한 성능을 보입니다. 예를 들어, 특화 모델은 RTL 생성 시 첫 시도 정확도를 최대 2.8배 높였으며, 칩 플로어플래닝의 배치 실행 시간을 최대 10배까지 단축했습니다.
• 피드백 루프: 가장 성공적인 시스템은 독립적인 생성기가 아니라 시뮬레이터, 형식 검증 도구 및 EDA 스크립트가 포함된 피드백 기반 루프 내에 내장된 형태입니다. 이러한 통합은 반복적인 개선을 가능하게 하여 환각(Hallucination)을 줄이고 기능적 정확도를 높입니다.
• 데이터 부족: 고품질의 공개 HDL 데이터셋 부족은 여전히 지속적인 과제로 남아 있으나, VeriBench 및 ReFormAI와 같은 이니셔티브가 이를 해결하기 시작했습니다.

의의 및 주장
본 논문은 어텐션 기반 모델이 단순한 개별 자동화 작업을 넘어 전체론적이고 보안을 고려한 설계 워크플로우로 나아가는 하드웨어 산업의 변혁적 기회라고 주장합니다. 저자들은 이 분야가 "모방에 의한 정확성"(올바르게 보이는 코드를 생성하는 것)에서 "피드백에 의한 정확성"(실행 및 형식 검사를 통해 검증되고 최적화된 코드를 생성하는 것)으로 전환되고 있다고 논합니다.

본 조사는 LLM과 어텐션 모델이 강력하지만, 아직 형식 검증이나 특화된 보안 분석을 대체할 수 있는 단계는 아니라고 강조합니다. 대신, 이들의 주요 가치는 복잡한 설계 흐름을 조정하고, 자연어 사양을 해석하며, 상위 수준의 의도와 하위 수준의 구현 사이의 간극을 메우는 추론 및 오케스트레이션 계층으로서의 역할에 있습니다. 본 논문은 하드웨어 설계의 미래가 보안 제약 조건을 다운스트림 검증 단계가 아닌 성능 및 전력과 동등한 최적화 목표로 다루는 AI 네이티브, 폐쇄 루프(Closed-loop) EDA 시스템에 있다고 결론짓습니다.