기술 요약: 2D-ThermAl: 생성형 AI 를 활용한 회로 열 분석을 위한 물리 정보 기반 프레임워크

1. 문제 제기

현대 집적 회로 (IC) 는 비균일한 전력 소산과 높은 트랜지스터 밀도로 인해 열적 도전에 직면해 있으며, 이는 급격한 온도 급상승과 신뢰성 고장으로 이어질 수 있습니다. 기존 열 분석은 높은 충실도를 제공하지만 초기 설계 탐색 단계에서는 계산 비용이 너무 많이 들어 실용적이지 않은 유한 요소법 (FEM) 시뮬레이션에 의존합니다. 이로 인해 종종 후기 단계의 열적 고장을 해결하기 위해 반복적인 재설계가 필요합니다. 반면, 기존 조립립 모델 (예: 분석적 RC 네트워크) 과 역열 매핑 기법은 미세한 핫스팟을 감지할 공간 해상도가 부족하거나 다양한 회로 배치 및 경계 조건에서 일반화에 어려움을 겪습니다. 따라서 회로 수준의 정확도, 계산 효율성, 그리고 초기 전자 설계 자동화 (EDA) 워크플로우와의 원활한 통합을 균형 있게 갖춘 예측 방법이 절실히 필요합니다.

2. 방법론

저자들은 열 분석을 이미지 간 이미지 변환 (image-to-image translation) 작업으로 재정의하는 물리 정보 기반 생성형 AI 프레임워크인 ThermAl을 제안합니다. 이 방법론은 딥러닝과 물리적 제약을 통합하여 입력 활동 프로파일로부터 전체 칩의 과도 및 정상 상태 열 분포를 직접 예측합니다.

A. 데이터셋 생성

이 모델은 단순 논리 게이트 (인버터, NAND, XOR) 에서 복잡한 기능 블록에 이르기까지 200 개 이상의 회로 구성으로 구성된 광범위한 합성 데이터셋으로 학습됩니다.

• 생성 파이프라인: 회로 설계 및 전력 분포 데이터는 표준 EDA 도구 (Cadence) 와 표준 셀 라이브러리 (TSMC 65nm) 를 사용하여 생성됩니다. 이러한 데이터는 열 매개변수와 결합되어 COMSOL Multiphysics®를 통해 시뮬레이션되어 고정밀 2D 열 맵을 생성합니다.
• 해상도: 열 맵은 $256 \times 256$ 픽셀 그리드로 표현되며, 각 픽셀은 약 $3.9\mu m \times 3.9\mu m$의 실리콘에 해당합니다. 이는 마이크로초 시간 규모에서 실리콘 내의 특징적인 열 확산 길이와 일치합니다.
• 범위: 주요 데이터셋은 전형적인 초기 설계 영역인 $25^\circ\text{C}$에서 $55^\circ\text{C}$까지의 온도 범위를 다루며, 스트레스 하에서의 견고성을 테스트하기 위해 $25^\circ\text{C}$에서 $95^\circ\text{C}$까지 확장된 교차 검증 세트를 포함합니다.

B. 네트워크 아키텍처

ThermAl 은 열 역학을 처리하기 위한 특정 메커니즘이 강화된 하이브리드 U-Net 아키텍처를 사용합니다:

1. 입력 인코딩: 모델은 쿼리 이미지 ($I$, 현재 열 상태) 와 소스 - 타겟 쌍 ($E, E'$, 다른 시간 단계/작업 부하의 참조 열 맵) 을 입력으로 받습니다.
2. 특징 연결 및 위치 인코딩: 픽셀 수준의 연결과 달리, 이 프레임워크는 인코딩된 소스, 타겟, 쿼리 맵의 특징 수준 연결을 사용합니다. 이는 칩 전체의 열 확산을 모델링하는 데 필수적인 공간 관계를 명시적으로 임베딩하기 위해 위치 인코딩(픽셀 좌표의 사인 함수) 으로 보완됩니다.
3. 디코더: 전치 합성곱과 스킵 연결을 갖춘 디코더는 원래 해상도에서 열 맵을 재구성하여 미세한 공간 세부 정보를 보존합니다.

C. 물리 정보 기반 정규화

모델이 데이터 상관관계만 학습하는 것이 아니라 열역학 법칙을 준수하도록 하기 위해 물리 인식 정규화기가 손실 함수에 통합됩니다.

• 손실 함수: 총 손실 $L$은 픽셀 단위 평균 제곱근 오차 ($L_{RMSE}$) 와 물리 기반 잔차 항 ($L_{physics}$) 을 결합합니다.
• 물리적 제약: 물리 항은 쌍곡선 열 방정식 (단순화된 볼츠만 수송 방정식) 의 Cattaneo–Vernotte (CV) 형태에서 유도됩니다. 이 공식은 고전적인 푸리에 확산이 순간적이라고 가정하는 유한 열 전파 속도와 이완 효과 ($\tau$) 를 고려합니다.
  $$L = L_{RMSE} + \lambda L_{physics}$$
  여기서 $L_{physics}$는 열 전도 모델 $\frac{\partial T}{\partial t} + \tau \frac{\partial^2 T}{\partial t^2} - \alpha \nabla^2 T$에서의 편차를 패널티로 부과합니다.

3. 주요 기여

1. 열 분석을 위한 생성형 프레임워크: ThermAl 은 전체 칩 열 맵을 높은 정확도로 예측하는 조건부 생성 모델을 도입하여, 상용 FEM 도구 (COMSOL) 대비 약 200 배의 추론 속도 향상을 달성했습니다.
2. 포괄적인 데이터셋: 저자들은 상용 EDA 및 FEA 워크플로우를 사용하여 단순 게이트부터 다양한 경계 조건 하의 복잡한 작업 부하에 이르기까지 200 개 이상의 회로 구성에 대한 열 방산 맵의 다양한 데이터셋을 구성했습니다.
3. 하이브리드 아키텍처: 이 논문은 위치 임베딩과 특징 수준 연결이 강화된 새로운 U-Net 아키텍처를 상세히 설명하며, 이는 과도 및 정상 상태 열 맵에 대한 공간 일관성과 예측 정확도를 크게 향상시킵니다.
4. 물리 인식 학습: Cattaneo–Vernotte 열 방정식을 학습 손실에 임베딩함으로써, 이 프레임워크는 특히 고경사 영역과 과도 영역에서 물리적 충실도를 보장하여 순수 데이터 기반 접근법보다 우수한 성능을 발휘합니다.
5. 확장된 범위 검증: 이 모델은 정격 작동 조건을 넘어 견고성을 보여주며, $25^\circ\text{C}$에서 $95^\circ\text{C}$까지 확장된 온도 범위에서 전체 스케일 RMSE 가 $2.2\%$ 미만인 높은 정확도를 유지합니다.

4. 실험 결과

• 정확도: $256 \times 256$ 그리드에서 ThermAl 은 평균 제곱근 오차 (RMSE) $0.71^\circ\text{C}$(표준 편차 $0.26^\circ\text{C}$) 와 구조적 유사성 지수 (SSIM) $0.97$을 달성합니다. 더 높은 해상도인$512 \times 512$ 입력의 경우 RMSE 는 $1.18^\circ\text{C}$입니다.
• 속도: 추론 시간은 샘플당 7~10 밀리초(초당 100 개 이상의 맵 처리) 로, 동등한 조건에서 상용 FEM 솔버의 3~4 초에 비해 훨씬 빠릅니다.
• 절대 실험 (Ablation Studies):
  • 물리 정규화기를 제거하면 RMSE 가 $0.71^\circ\text{C}$에서 $1.12^\circ\text{C}$로 증가하고 SSIM 이 $0.97$에서$0.91$로 감소합니다.
  • 픽셀 수준 연결 대신 특징 수준 연결을 사용하면 RMSE 가 $1.18^\circ\text{C}$에서 $0.71^\circ\text{C}$로 개선됩니다.
  • 소스 - 타겟 이미지 쌍을 포함하면 RMSE 가 $1.12^\circ\text{C}$에서 $0.84^\circ\text{C}$로 감소합니다.
• 일반화: 이 모델은 다양한 회로 배치와 작업 부하에 걸쳐 낮은 오차율을 유지하여 특정 학습 구성을 넘어 일반화할 수 있음을 확인했습니다.

5. 중요성 및 주장

이 논문은 ThermAl 을 EDA 워크플로우 내의 초기 단계 열 핫스팟 감지 및 패턴 학습을 위한 실용적인 솔루션으로 제시합니다. 그 주요 중요성은 FEM 도구의 높은 정확도와 반복적 설계 탐색에 필요한 속도 사이의 간극을 해소하는 데 있습니다.

• 설계 영향: 빠른 배치 인식 열 추정을 가능하게 함으로써, ThermAl 은 설계자가 배치 및 플로어플랜링 단계에서 열 문제를 식별하고 수정할 수 있게 하여, 비용이 많이 드는 후기 단계 재설계를 방지할 수 있습니다.
• 물리적 일관성: 새로운 경계 조건 하에서 실패할 수 있는 순수 데이터 기반 모델과 달리, ThermAl 의 물리 정보 기반 접근법은 예측이 기본 열 전달 법칙을 준수하도록 보장하여 과도 및 고경사 시나리오에서의 신뢰성을 향상시킵니다.
• 한계 및 향후 작업: 저자들은 현재 2D 모델링으로 제한됨 (적층 3D IC 의 수직 열 전달 무시), 다이 - 주변 인터페이스에서 일정한 열 저항을 가정함, 그리고 실제 실험 검증 부재 (합성 FEM 데이터에 의존) 등의 한계를 겸손하게 인정합니다. 향후 방향으로는 프레임워크를 3D 로 확장하고, 첨단 기술 노드 (예: 7nm 미만) 에서 일반화하며, 전이 학습 전략을 통합하는 것이 포함됩니다.

코드와 데이터셋은 물리 정보 기반 열 분석에 대한 추가 연구를 촉진하기 위해 공개적으로 제공됩니다.