A PUF-Based Security Framework for Fault and Intrusion Detection

기술 요약: 결함 및 침입 탐지를 위한 PUF 기반 보안 프레임워크

문제 정의
수처리 시설 및 발전소와 같은 산업 제어 시스템(ICS)은 안전에 필수적인 공정을 운영 한계 내로 유지하기 위해 센서 피드백에 크게 의존한다. 임베디드 하드웨어 트로이잔과 같은 공급망 취약점에서 기인하는 경우가 많은 측정 계층에 대한 공격은 센서 판독값을 손상시킬 수 있다. 컨트롤러가 이러한 조작되거나 결함이 있는 데이터 포인트에 따라 동작할 때, 산업 공정을 위험한 상태로 유도할 수 있다. 또한, 전자기 간섭, 진동, 부식 또는 열 드리프트로 인한 비악의적 결함 역시 유사한 불안정화 효과를 초래할 수 있다. 방화벽과 같은 전통적인 네트워크 수준의 보안 도구는 이러한 측정 계층의 이상 징징에 대한 가시성이 부족하다. 또한, 저장된 암호 키에 의존하는 기존의 인증 방식은 물리적 공격과 무단 액세스에 점점 더 취약해지고 있다.

방법론
본 연구는 센서 판독값을 인증하기 위해 물리적 불복제 함수(Physically Unclonable Function, PUF)를 측정 계층에 내장하는 하드웨어 신뢰점(Hardware-root-of-trust) 프레임워크를 제안한다. 이 시스템은 구조적 변경 없이 표준 ICS 아키텍처와 통합되며, PUF와 프로그래머블 로직 컨트롤러(PLC) 간의 통신을 위해 TCP-MODBUS 프로토콜을 활용한다.

본 방법론은 세 가지 핵심 구성 요소로 이루어진다:

1. PUF 아키텍처: PUF는 엔트로피 소스로서 CMOS 인버터 전이의 고유한 제조 편차를 활용한다. 이는 인버터 어레이의 전이 영역을 스윕(sweep)하여 전고조파 왜곡(Total Harmonic Distortion, THD)을 추출함으로써 응답 비트스트림을 생성한다. 이 THD 값은 챌린지에 의해 인덱싱된 룩업 테이블(LUT)에 저장된 사전 계산된 평균값과 비교된다. 보안을 강화하기 위해, 챌린지는 의사 난수 생성기(PRNG)의 시드가 되어 서로 다른 스윕 영역을 동적으로 결정하며, 이를 통해 8비트 챌린지 공간으로부터 18비트 응답 벡터를 생성한다.
2. 검증 모듈: 이 모듈는 두 가지 유형의 검사를 수행한다:
   • PUF 검증: 현재 센서 전압을 학습된 기준선과 대조하여 유효성을 검증한다. 이는 사전 정의된 탱크 레벨 임계값(0에서 300까지 20씩 증가) 주변의 허용 오차 범위(±2 단위) 내에서 작동한다. 판독값이 범위 내에 있으면, 모듈은 메모리에 저장된 탱크 레벨-PUF 응답 쌍이 일치하는지 확인한다.
   • 시간적 검증(Temporal Verification): 이 구성 요소는 큐(queue) 내의 최대 및 최소 센서 판독값 사이의 차이를 추적한다. 현재의 최대 차이값을 등록 단계에서 기록된 값과 비교한다. 만약 차이가 등록된 임계값을 초 exceed하면, 시간적 인증은 실패한다.
3. 워크플로우: 시스템은 두 단계로 작동한다. 등록 단계(Enrollment Phase) 동안, 시스템은 허용 오차 범위 내의 유효한 탱크 레벨 및 PUF 응답 쌍을 기록한다. 인증 단계(Authentication Phase) 동안, 시스템은 실시간 검증을 수행한다. 성공적인 인증(PUF 및 시간적 검사 모두 통과)은 응답 코드 "3"을 생성한다. 두 검사 중 하나라도 실패하면 결함 또는 공격을 알리는 코드 "1"이 발생한다.

실험 설정 및 결과
본 프레임워크는 Simulink 기반 PUF 에뮬레이터, Factory IO 3D 시뮬레이터, 그리고 Raspberry Pi 4에서 실행되는 OpenPLC를 사용하는 하드웨어 인 더 루프(Hardware-in-the-Loop, HIL) 수조 테스트베드에서 프로토타입을 제작하였다.

• 정상 작동: 5.18시간의 정상 작동 기간(286,281개 샘로) 동안, 시스템은 99.97%의 정확도를 달연했다. 전압 레벨 기준선에서 편차(응답 "2")를 감지한 사례가 72건 있었으나, 시간적 추세는 올바르게 유지되었다. 이는 전압 시그니처 인증에 대해 0.025%의 오탐률과 시간적 인증에 대해 제로의 오탐률을 기록했다.
• 센서 결함 탐지: 시스템은 다음을 성공적으로 탐지하고 표시했다:
  • 스파이크 결함(Spike Faults): 고진폭 임펄스 신호로 인해 PUF가 정상 상태("3")에서 경고 상태("1")로 전환되었다.
  • 하드오버 결함(Hard-Over Faults): 양의 방향(포화) 및 음의 방향(제로 붕괴)의 급격한 변화가 모두 탐지되었으며, PUF는 시간적 인증 실패를 정확히 식별했다.
• 하드웨어 트로이잔 탐지: 하드웨어 트로이잔이 한 시간 동안 휴면 상태로 있다가 센서 판독값에서 상수 값을 차감하는 시나리오에서, PUF는 결과적인 시간적 인증 실패를 탐지했다. 시스템은 세 번의 트로이잔 활성화 기간을 모두 포착하여, 컨트롤러가 의도된 밴드 내에서 수위를 유지하지 못하게 함으로써 잠재적인 범람을 방지했다.

주요 기여
본 논문은 세 가지 주요 기여를 명시한다:

1. 점진적 및 급격한 편차를 모두 탐지하기 위해 아날로그 전압 지문과 시간적 인증을 결합한 프로세스 인식형 PUF 기반 센서 인증 프레임워크.
2. PUF 기반 인증을 수조 제어 시스템 내에서 운용 가능하게 하는 하드웨어 인 더 루프 테스트베드 아키텍처.
3. 센서 결함 및 하드웨어 트로이잔을 포함한 적대적 시나리오 전반에 걸쳐 높은 탐지 정확도를 입증하는 경험적 평가.

의의
저자들은 본 연구가 기존의 레거시 플랜트에 통합 가능한 프로세스 인식형, 벤더 중립적 접근 방식을 제공한다고 주장한다. 하드웨어 수준에 보안을 내장함으로써, 이 프레임워크는 전통적인 네트워크 모니터링 도구가 볼 수 없는 센서 신호 저하 및 정교한 공급망 공격을 탐지할 수 있는 메커니즘을 제공한다. 이 시스템은 센싱 계층에서의 "진정한 앵커(true anchor)" 역할을 수행하여, 미션 크리티컬 환경에서 악의적인 변조와 환경적 결함 모두에 대한 보호를 강화한다.

향후 과제
본 논문은 가상 PUF 모델을 FPGA로 마이그레이션하여 모든 PLC 사이클에서 실시간 신호 검증을 수행할 것을 제안한다. 또한, 다양한 ICS 도메인에 걸쳐 접근 방식을 벤치마킹하고, 상호 의존적인 컨트롤러를 가진 멀티 센서 환경에서의 정확도를 테스트하며, 센서 응답을 검증하기 위한 컴퓨팅 케이지(computing cage)를 만들기 위해 PUF를 신뢰 실행 환경(Trusted Execution Environment)과 통합할 것을 제안한다.