기술 요약: QASMTrans

문제 정의

현재의 양자 컴파일 환경은 특히 NISQ(Noisy Intermediate-Scale Quantum) 장치에 있어 속도, 유연성 및 하드웨어 통합 측면에서 상당한 병목 현상에 직면해 있습니다. Qiskit이나 Cirq에 내장된 기존의 상용 트랜스파일러들은 포괄적인 기능을 제공하지만, 화학, 최적화 및 핵물리학 응용 분야에서 흔히 발생하는 깊은 회로(deep circuits)를 처리할 때 느린 컴파일 시간으로 인해 어려움을 겪습니다. 이러한 지연 시간은 더 큰 설계 공간의 탐색을 제한하며, 계산 비용이 많이 드는 고급 최적화 기법의 통합을 저해합니다. 또한, 많은 학술 연구들이 고립된 트랜스파일링 기술(예: 게이트 분해 또는 라우팅)에 집중하고 있으며, 이는 엔드 투 엔드(end-to-end) 시연이 부족하고 그들이 기반하고 있는 Python 기반 프레임워크의 제약에 갇혀 있는 경우가 많습니다.

펄스 수준 제어(pulse-level control) 측면에서는 결정적인 격차가 존재합니다. 신흥 양자 테스트베드는 적응형 알고리즘(예: ADAPT-VQE, ADAPT-QAOA)을 위한 미세한 펄스 최적화를 요구하지만, 기존 도구들은 임베디드 시스템과의 직접적인 통합을 지원하는 데 한계가 있습니다. Qiskit은 펄스 연산을 IBM 하드웨어로 제한하며, XACC는 내부 시뮬레이터에 대해서만 펄스 컴파일을 지원합니다. 결과적으로, 추상적인 양자 알고리즘을 JIT(Just-In-Time) 배포 능력을 갖춘 장치 수준의 제어로 직접 연결할 수 있는 가볍고 독립적인 프레임워크가 부족한 실정입니다.

방법론

QASMTrans는 OpenQASM에서 장치 수준의 펄스 스케줄에 이르기까지 엔드 투 엔드 컴파일을 위해 설계된 가볍고 고성능인 C++ 기반 양자 컴파일러 프레임워크를 통해 이러한 과제를 해결합니다. 이 프레임워크는 외부 라이브러리 의존성 없이(Lexertk, JSON과 같은 헤더 전용 라이브러리 활용) 자체적으로 완결되어 있어, ARM 기반 임베디드 장치부터 리더십 클래스 HPC 시스템에 이르기까지 다양한 하드웨어에 배포가 용이합니다.

방법론은 네 가지 주요 구성 요소로 구조화됩니다:

1. 입출력(IO) 모듈:

   • 파싱(Parsing): 고성능 C++ 파서(Lexertk)를 사용하여 OpenQASM 2.0 파일을 토큰화하고, 이를 내부 게이트 중간 표현(IR)으로 변환합니다. 이 IR은 게이트 이름, 타겟 큐비트, 파라미터 및 행렬 표현을 캡슐화합니다.
   • 하드웨어 구성: JSON 파일로부터 백엔드 장치의 세부 정보(커플링 그래프, 베이시스 게이트)를 추출합니다.
   • 출력: 트랜스파일된 회로를 QASM, QIR 또는 Quil 형식으로 내보냅니다.

2. 구성 모듈:

   • 그래프 생성: 게이트 의존성을 나타내는 방향성 비순환 그래프(DAG)와 대상 하드웨어 토폴로지에 기반한 커플링 그래프를 구축합니다.
   • 분해(Decomposition): 라우팅 전에 3-큐비트 게이트(예: CCX)를 1-큐비트 및 2-큐비트 게이트로 체계적으로 분해합니다.
   • 최적화 전략: "시뮬레이션 지향 최적화"를 구현합니다. 여기에는 클래식 시뮬레이션을 위한 관련 서브그래프로 탐색 공간을 제한하는 제약된 큐비트 라우팅과 분산 시뮬레이션에서의 통신 오버헤드를 최소화하기 위한 사용자 가이드 큐비트 우선순위 지정이 포함됩니다.

3. 트랜스파일 코어:

   • 라우팅 및 매핑: Sabre 알고리즘을 베이스라인으로 사용하되, 순회 비용을 줄이기 위한 최적화를 도입합니다. 매 게이트마다 전체 DAG를 순회하는 대신, 실행된 노드와 새로 사용 가능해진 게이트만을 업데이트하는 프런트 레이어(front layer)를 유지하여 복잡도를 $O(G)$에서 $O(n)$($n$은 큐비트 수)으로 줄입니다.
   • SWAP 프루닝(Pruning): SWAP 후보를 선택할 때 물리적 큐비트 영역을 제한하는 방법을 도입하여 대규모 머신의 탐색 공간을 줄입니다.
   • 베이시스 게이트 분해: 라우팅 후 일반 게이트를 대상 장치(예: IBMQ, Rigetti, IonQ, Quantinuum)의 특정 베이시스 게이트 세트로 변환합니다.

4. 펄스 컴파일 및 적응형 전략:

   • QICK 통합: FPGA 기반 제어를 위해 양자 계측 제어 키트(QICK)와 직접 인터페이스하여 저지연 실시간 펄스 방출을 가능하게 합니다.
   • 애플리케이션 특화 게이트 세트(AGS): 회로의 크리티컬 패스(critical path)를 따라 영향력이 큰 게이트 시퀀스를 식별합니다. 사전 정의된 견고한 안사츠(예: 2-큐비트 게이트를 위한 AshN)를 사용하여 이러한 특정 시퀀스에 대한 최적화된 펄스 스케줄을 합성함으로써 캘리브레이션 오버헤드와 회로 지연을 줄입니다.
   • 노이즈 적응형 트랜스파일링: 장치 캘리브레이션 데이터(T1, T2, 에러율)를 사용하여 회로 배치에 대한 서브그래프 동형성(VF2++를 통한)을 수행합니다. 전체 회로보다는 크리티컬 패스를 따라 평균 에러를 최소화하는 매핑을 우선시합니다.
   • 공간 공유(Space Sharing): 하드웨어 커플링 그래프를 격리된 서브칩으로 나누는 파티셔닝 알고리즘을 구현하여, 단일 QPU에서 여러 회로나 샷(shot)을 동시에 실행할 수 있도록 합니다.

주요 기여

• 엔드 투 엔드 C++ 프레임워크: 저자들은 다양한 애플리케이션에 대해 트랜스파일링 시간을 크게 단축하고 NISQ 장치에서의 효율성을 개선하는 자립형 오픈 소스 양자 컴파일러를 제안합니다.
• 펄스 수준 통합: QASMTrans는 서로 다른 대상 머신을 위한 특정 베이시스 게이트와 캘리브레이션된 펄스 스케줄을 생성할 수 있도록 설계되었으며, 임베디드 제어를 위해 QICK와 직접 통합됩니다.
• 성능 및 휴대성: 포괄적인 실험을 통해, 본 프레임워크는 실제 장치(Rigetti, IBMQ, IonQ, Quantinuum)에서 Qiskit과 유사한 충실도(fidelity)를 보이면서도 훨씬 빠른 속도를 구현함을 입증했습니다. 또한 Apple M2부터 Frontier HPC에 이르기까지 다양한 플랫폼에서 검증되었습니다.
• 새로운 최적화 기술:
  • AGS: 자주 사용되는 사전 트랜스파일된 게이트에 대해 커스텀 펄스 시퀀스를 합성하는 지연 시간 인식 접근 방식으로, 실행 지연을 줄입니다.
  • 크리티컬 패스 휴리스틱: 트랜스파일링 시간을 줄이면서 충실도를 유지하기 위해 크리티컬 패스에 최적화를 집중하는 노이즈 적응형 배치 전략입니다.
  • 공간 공유: 캘리브레이션 인지형 장치 파티셔닝을 통한 동시 회로 실행 메커니즘입니다.

결과

본 논문은 광범위한 벤치마크와 실제 장치 실행을 통해 QASMTrans를 검증합니다:

• 컴파일 속도: QASMTrans는 유사한 품질의 일부 회로에서 Qiskit보다 100배 이상 빠른 컴파일 속도를 달 up합니다. 특정 벤치마크(예: 87K 게이트를 가진 bwt_n21)에서 Qiskit O3 대비 4배의 속도 향상을 보였으며, 전체적인 속도 향상은 최대 171배에 달했습니다.
• 회로 품질: 트랜스파일된 회로는 Qiskit과 비교하여 유사한 뎁스(depth), 게이트 수 및 2-큐비트 게이트 수를 나타냅니다.
• 충실도: 4개의 실제 NISQ 장치(IBM-Brisbane, Rigetti-AspenM2, IonQ-Aria1, Quantinuum-H1-1)에서의 검증 결과, Qiskit 결과와 1% 미만의 충실도 편차를 보였습니다.
• 펄스 수준 최적화: 9-큐비트 Rigetti 모델에 통합된 QuTiP 펄스 수준 시뮬레이션 결과, AGS 스킴이 테스트된 회로에서 실행 지연을 최대 31.7% 줄이고 최종 상태 충실도를 최대 12% 개선할 수 있음을 보여주었습니다.
• 휴대성: Apple M2부터 Frontier HPC까지 다양한 플랫폼에서의 컴파일 시간은 일관되게 100초 미만이었으며, 대부분 1초 이내에 완료되었습니다.

의의

본 논문은 QASMTrans를 근접 양자 장치와 적응형 알고리즘의 요구 사항을 목표로 하는 양자 소프트웨어 스택의 기초적인 인프라로 포지셔닝합니다. 그 의의는 다음과 같습니다:

1. 격차 해소: 논리적 회로와 하드웨어 제어 사이의 간극을 메움으로써, 기존 오픈 소스 프레임워크에서는 불가능하거나 제한적이었던 캘리브레이션된 펄스까지의 엔드 투 엔드 컴파일을 가능하게 합니다.
2. 실시간 적응 지원: 몇 초 만에 대규모 회로를 트랜스파일할 수 있는 빠른 속도를 달성함으로써, 동적 회로 생성과 JIT 컴파일이 필요한 ADAPT-VQE 및 ADAPT-QAOA와 같은 실시간 적응형 알고리즘의 배포를 가능하게 합니다.
3. 하드웨어 불가지론 및 휴대성: C++ 구현과 외부 의존성 부재는 이 프레임워크가 (QICK를 통한) FPGA와 같은 임베디드 시스템뿐만 아니라 슈퍼컴퓨터에서도 실행될 수 있게 하여, 테스트베드 운영자와 대규모 시뮬레이션 환경 모두에게 적합하게 만듭니다.
4. 최적화 효율성: 크리티컬 패스에 대한 노이즈 적응형 배치 및 펄스 합성에 집중함으로써, 전역 최적화의 막대한 계산 비용 없이도 실용적인 에러 완화 접근 방식을 제공합니다.

저자들은 QASMTrans가 고급 트랜스파일링 기술을 구현하기 위한 베이스라인이자, 복잡한 양자 알고리즘을 NISQ 장치에서 효율적으로 실행할 수 있도록 돕는 테스트베드 운영자를 위한 실용적인 도구라고 결론짓습니다.